[发明专利]变长码有序译码法及其可编程电路

权利要求书

1、一种变长码的译码方法，其特征是对于一个变长码体系，构造一个与码字相关的有序表，把码流中以待译码字为首的码元串看成一个数，通过确定其与有序表中一个有序集合的元素之间的大小顺序关系来识别被译码，其有序表是在各个码字后添加若干个零构成相同位数1_m位(1_m不小于最大码长)的数，再将这些数按从小到大(或从大到小)的顺序排列组成一个有序集合D′，然后将各消息单元和码长按照所对应的有序集合D′中的元素顺序进行排列而构成的，在得到有序集合D′={d^′₁，d^′₂，…，d^′_n}(以从小到大顺序为例)和有序表后，进行译码的步骤如下：

(1)取待译码流w中的前1_m个码元作为一个1_m位数W′=b₁b₂…b_lm，其前若干位必构成某代码c″；

(2)判定w′≥d^′_n(D′中最大元素)是否成立，若是，则c″一定是d^′_n所对应的代码，若不是，则在有序集合D′中寻找i，使得d^′₄≤w′＜d_i成立，即可确定c″一定是d^′_i所对应的代码；

(3)判定了c″是有序集合D′中一个确定的d′所对应的代码后，将有序表中的对应消息单元以适当方式输出(或存贮)，然后将待译码流w中构成被译出码的前1′(有序表中的对应码长)个码元删去，把剩余码流看成一个新的待译码流w，转到第一步，继续进行译码，直到整个码流被译完为止。

2、根据权利要求1所述的译码方法，其特征是在译码步骤（2）中，利用有序表采用对分查找插入算法来识别待译码字。

3、根据权利要求1所述的译码方法，其特征是在译码步骤（2）中，利用有序表采用分段等差数列法来识别待译码字。

4、根据权利要求1所述的译码方法，其特征是在译码步骤（2）中，利用有序表采用按散列地址存贮法来识别待译码字。

5、一种变长码译码电路，其特征是它是由删除电路（1），码字识别电路（2），消息单元存贮器（3），码长存贮器（4）以及控制信号发生器（5）组成，待译码流分组并行进入删除电路（1），删除电路（1）的输出送入码字识别电路（2），码字识别电路（2）的输出在控制信号发生器（5）的控制下送给消息单元存贮器（3）和码长存贮器（4），码长存贮器（4）的内容送回到删除电路（1），消息单元存贮器（3）的内容作为结果并行输出。

6、根据权利要求5所述的译码电路，其特征是删除电路（1）是由移位寄存器（14）和（15），可预置减法计数器（16），减法计数器（17）以及控制控制信号发生器（18）组成，待译码流分组并行送入移位寄存器（14）和（15），移位寄存器（14）的内容作为结果并行输出，被译出码的对应码长并行进入可预置减法计数器（16），在控制控制信号发生器（18）的控制下，移位寄存器（15）的内容串行移入移位寄存器（14），同时使可预置减法计数器（16）和减法计数器（17）计数，可预置减法计数器（16）的输出控制信号发生器（18）产生控制信号，使移位寄存器（14）的内容作为结果并行输出，减法计数器（17）的输出控制信号发生器（18）产生控制信号，使待译码流的下一组码元并行进入移位寄存器（15）。

7、根据权利要求5所述的译码电路，其特征是删除电路（1）是由一个包含（l_m+1）个寄存器的寄存器组（23）和具有加、减法和比较功能的算术运算单元（24）以及控制信号发生器（25）组成，待译码流分组并行进入寄存器组（23），已被译出码的对应码长并行送入算术运算单元（24），算术运算单元（24）的一个输出送入寄存器组（23），以选择寄存器组（23）中的一个寄存器内容作为结果并行输出;算术运算单元（24）的另一个输出触发控制信号发生器（25）产生控制信号，使待译码流的下一组码元并行进入寄存器组（23）。