[其他]一种正交变换处理器

说明书

本发明与信号处理器有关，更确切地说，与高速集成电路信号处理器有关。

过去，对实时信号处理问题要求有效解时，广泛采用专用计算机来实现运算紧张的算法。随着通用计算机价格的下降和速度的提高，对专门设计的计算机的这种需求也逐渐降低了，当然始终仍有一些重大问题要处理。用作外围协同处理器的常规集成电路处理器能够满足这种需要。如果设计和使用合适，这些常规的集成电路处理器可以大大提高用于许多运算紧张的程序的通用计算机系统的性能。

常规的实时信号处理芯片的例子有用于图象编码实行正和逆的离散余弦变换（DCT）的各种实施例。例如像M.Vetterli和A.Ligtenberg在“一种离散付立叶-余弦变换芯片”（“A    Discrete    Fourier-Cosine    Transform    Chip”IEEE    Journal    on    Selected    Areas    in    Communications，Vol    SAC-4，No.1，January    1986，pp.49-61）中所描述的那种芯片。

DCT是一种正交变换，对图象编码非常有用，因为图象含有大量的冗余信息，因此可以对图象进行分块处理。这种分块的二维DCT变换通常保存了大部份低频分量，而忽略的这些高频（低幅度）分量对编了码的图象的质量并没有多少损害。虽然图象编码采用DCT有利于电位传输和存贮，但运算的负担是相当重的。工作在视频采样率需要每秒钟处理约640万个样点（假设按照美国国家电视系统委员会要求，每秒进行15734次行扫描，每行约有400个样点）。一个8点DCT至少需要13次乘法和29次加法。一个二维变换能够用先对行进行一维变换，再对列进行一维变换来计算。因此，对于实时图象处理，一个DCT集成电路要求每秒完成160万个8点变换，这常涉到要做大约200万次乘法和470万次加法。

常规的实时正交变换信号处理器的另一种用途是用于解最小二乘问题的系统。这类问题充斥在信号处理和线性规划之中。例如，应用卡马克（Karmarkar）算法的一个线性规划问题，最繁重的运算实际上是解每次迭代时的最小二乘问题，用一个由正交变换处理器的阵列构成的协同处理器能解决这个问题（每一个正交变换器由四个乘法器，一个加法器和一个减法器组成），应用这种协同处理器可以把运行卡马克软件包的时间降低一个数量级。

为了达到诸如以上所提到的与DCT图象编码有关的许多应用所要求的高性能，必须回答二个问题。第一个问题为，涉及这些操作的基本构成方框是什么，第二个问题为，这些构成方框的有效VLSI（超大规模集成）结构是什么。这二个问题的回答是密切相关的，因为不知道怎样合适地划分算法就不能得到一个有效的VLSI实现，而不知道如何能实现一个有效的VLSI结构也就不能得到算法的最佳划分。

在1986年4月9日颁发给米雅格奇（Miyaguchi）等人的美国专利4，510，578中提到了这些困难，在该专利中，介绍用来对输入信号进行正交变换的电路。该电路有一个由三个存储器器构成的第一级，这三个存储器并行工作，并且馈送给8个常系数乘法器。这些乘法器的输出信号加到三个加法器上，其中二个加法器为三输入加法器。第一级的三个输出加到三个第二复数乘法器级上，每一个复数乘法器级有二个存储器，四个乘法器和二个加法器。在米雅格奇的电路中没有竭力采用运行非常快的设计，而似乎强调用常规的模块（加法器、乘法器）组合起来，以最直接的方式达到所希望的变换。

相反，为了制造出一个良好的集成电路，必需要考虑的不仅是所需的乘法器和加法器的数目，还要考虑这些元件的大小和这些元件引起是时延，例如在有些器件中，加后再乘的时延要比乘后再加大得多。

本发明的目的是提供一种特别适用于做成集成电路的正交变换处理器电路。本发明的另一个目的是提供一种正交变换处理器，这种正交变换器的结构可以最大地发挥集成电路的速度潜力。

一个由一个旋转运算电路，一个通信电路和一个内部或外部查表电路所组成的正交变换处理器用来实现上述及其它各种目的，旋转运算电路完成旋转所要求的复数乘法运算，必需的系数由查表电路提供。通信电路的任务是接收输入信号，把每次迭代所需信号加到旋转运算电路并送出作为结果的输出信号。旋转运算器是用一个立体邻接的乘法器和加法器模块所构成的矩阵来实现的，其中每一模块包括在旋转运算器内必需的每一个乘法器（有时或为加法器）的一部份，查表电路是一个无计数器的只读存储器，而通信电路是一组双输入/双输出连接的寄存器。