[其他]一种正交变换处理器无效
| 申请号: | 87107679 | 申请日: | 1987-11-09 |
| 公开(公告)号: | CN87107679A | 公开(公告)日: | 1988-08-31 |
| 发明(设计)人: | 阿德里鲁斯·利坦伯格;扎·亨里·奥尼尔 | 申请(专利权)人: | 美国电话电报公司 |
| 主分类号: | G06F15/332 | 分类号: | G06F15/332 |
| 代理公司: | 中国国际贸易促进委员会专利代理部 | 代理人: | 邹光新 |
| 地址: | 美国*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 正交 变换 处理器 | ||
1、一个正交变换处理器,其组成为:
一个旋转运算器,它响应一个第一旋转运算器的输入信号X0,一个第二旋转运算器的输入信号X1,一个第一系数信号C0,以及一个第二系数信号C1,形成一个第一旋转运算器的输出信号C0X0+C1X1和一个第二旋转运算器的输出信号-C1X0+C0X1;
一个通信电路,它响应所加的处理器输入信号,提供所说的旋转运算器所说的第一和第二旋转运算器的输入信号,接收所说的第一和第二旋转运算器的输出信号,以及送出所说的正交变换处理器的变换输出信号;和
设备,它向所说的通信电路提供控制信号,以及向所说的旋转运算器提供所说的第一和第二系数信号。
2、权利要求1的处理器中所说的设备用来提供控制信号,它也响应一个“逆”控制信号,当所说的“逆”控制信号处于一个第一逻辑电平时,使所说的处理器成为一个预定的正交变换处理器,当所说的“逆”控制信号处于一个第二逻辑电平时,使所说的处理器进行所说的预定正交变换的逆变换。
3、权利要求1的变换处理器中所说的第一和第二旋转运算器的输入信号属于包括所说的处理器输入信号以及所说的第一和第二旋转运算器输出信号的一组信号。
4、权利要求1的变换处理器中所说的旋转运算器有四个乘法器,每一个乘法器包括多个模块,所说的四个乘法器的相应模块机械上相互紧邻。
5、权利要求1的变换处理器中所说的旋转运算器完成四个乘法运算,它包括一个相互连接的模块阵列,每个模块由四部分组成,一个模块中的各个部分完成相似的一部份在所说的旋转运算器内要完成的乘法运算。
6、权利要求1的变换处理器中所说的旋转变换器完成四个乘法运算,它包括一个空间邻接的乘法器一加法器模块的矩阵,每一模块由四部分组成,在一个模块中的各个部分完成相似的一部份在所说的旋转运算器中要完成的乘法运算。
7、权利要求1的变换处理器中所说的旋转运算器完成四个乘法运算,它由一个空间相邻并互相连接的乘法器和加法器模块矩阵组成,每一模块的组成为:
一个第一乘法运算逻辑元件,它响应X0和C0;
一个第一加法器,它响应所加的和数与进位信号以及所说的第一乘法运算逻辑元件,形成一个输出和数信号和一个输出进位信号;
一个第二乘法运算逻辑元件,它响应X0和C1;
一个第二加法器,它响应所加的和数与进位信号以及所说的第二乘法运算逻辑元件,形成一个输出和数信号和一个输出进位信号;
一个第三乘法运算逻辑元件,它响应X1和C0;
一个第三加法器,它响应所加的和数与进位信号以及所说的第三乘法运算逻辑,形成一个输出和数信号和一个输出进位信号;
一个第四乘法运算逻辑元件,它响应X1和C1;
一个第四加法器,它响应所加的和数与进位信号以及所说的第四乘法运算逻辑元件,形成一个输出和数信号和一个输出进位信号。
8、权利要求7的模块还包括寄存器器件,它响应所说的第一、第二、第三和第四加法器的所说的输出和数信号和输出进位信号以及所加的一个时钟信号,形成所说的模块的定时和数与进位输出信号。
9、权利要求7的模块中所说的乘法运算逻辑元件是和门。
10、权利要求1的变换处理器中所说的用来提供控制信号的设备包括:
一个移位寄存器,它响应所说的原始控制信号,形成所说的原始控制信号的延迟翻版;
多组连接点,各组由所说的原始控制信号的各个不同的所说的延迟翻版控制。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于美国电话电报公司,未经美国电话电报公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/87107679/1.html,转载请声明来源钻瓜专利网。





