[发明专利]一种复用自举电路的多通道采样开关

说明书

本发明公开了一种复用自举电路的多通道采样开关，包括采样开关，所述采样开关包括存储电容C0、泄放路径和MOS管，单个所述存储电容C0与多个泄放路径和多个MOS管连接形成多个开关单元，多个所述开关单元各自形成单独的采样通道；所述采样开关的工作过程包括保持阶段和采样阶段；处在所述保持阶段时，所述采样阶段中的多个开关单元关闭；处在所述采样阶段时，所述存储电容C0加载电压到MOS管的栅极和源极上形成自举电路，并且多个所述采样通道公用所述自举电路中的存储电容C0单独进行采样。本发明提供一种复用自举电路的多通道采样开关，通过多个采样通道复用自举电路，公用自举电路中的同一个存储电容，进而大幅度减小了多通道采样开关的面积。

技术领域

本发明涉及复用自举电路的多通道采样开关领域。

背景技术

传统的采样开关，包括带有存储电容的自举电路，电荷泄放路径以及导通MOS开关；基本工作原理是在自举电路的电容上存储一个VDD电压，将存储电容上的电压加载到MOS开关的栅极和源极，使得MOS开关的VGS电压保持为VDD，进而保持MOS开关的导通电阻恒定，以减小非线性效应带来的失真；但采样开关中的储存电容大小通常都是PF级别，所占用的面积较大，在多通道采样应用场景下，面积预算问题尤为明显，采样开关过大的面积会导致成本较高。

发明内容

发明目的：为了克服现有技术中存在的不足，本发明提供一种复用自举电路的多通道采样开关，通过多个采样通道复用自举电路，公用自举电路中的同一个存储电容，进而大幅度减小了多通道采样开关的面积。

技术方案：为实现上述目的，本发明的技术方案如下：

一种复用自举电路的多通道采样开关，包括采样开关，所述采样开关包括存储电容C0、泄放路径和MOS管，单个所述存储电容C0与多个泄放路径和多个MOS管连接形成多个开关单元，多个所述开关单元各自形成单独的采样通道；所述采样开关的工作过程包括保持阶段和采样阶段；处在所述保持阶段时，所述采样阶段中的多个开关单元关闭；处在所述采样阶段时，所述存储电容C0加载电压到MOS管的栅极和源极上形成自举电路，并且多个所述采样通道公用所述自举电路中的存储电容C0单独进行采样。

进一步的，在所述保持阶段时，自举电路中，存储电容C0的CK0为低电平，则CKB0为高电平，此时MOS管中的PMOS管MP0和NMOS管MN0导通，存储电容C0的上级接到VDD，下级接到VSS，则存储电容C0中存储的电荷量为C0*VDD。

进一步的，单个所述开关单元的采样通道为一个采样单元，所述采样阶段内的多个采样单元单独进行采样。

进一步的，第一个采样单元的采样步骤为：

1)当CK0为高电平，CKB0为低电平时，MP0和MN0断开；

2)当CK1为高电平时，CKB1为低电平，CK1经过反相器得到低电平，并加载到MP1的栅极，则MP1导通；此时存储电容C0的上级板为高电平，MP1传输存储电容C0上极板的高电平到MN2的栅极，则MN2、MN3、MP1都导通；

3)存储电容C0的下极板电压是Vi1，则存储电容C0的上极板电压是Vi1+VDD，并将Vi1+VDD加载到MN1的栅极和漏极，则MN1导通，且MN1上栅极和源极电压差恒定为VDD。

进一步的，第二个采样单元的采样步骤为：

1)当CK0为高电平，CKB0为低电平时，MP0和MN0断开；

2)当CK2为高电平时，CKB2为低电平，CK2经过反相器得到低电平，并加载到MP2的栅极，则P2导通；此时存储电容C0上极板为高电平，MP2传输存储电容C0上极板的高电平到MN7的栅极，则MN7、MN8和MP2都导通；