[发明专利]芯片验证方法和装置、电子设备和存储介质

说明书

本申请提供了一种芯片验证方法和装置、电子设备和存储介质，其中，该方法包括：获取待验证的目标芯片的多个随机参数；获取与随机参数相对应的随机验证的激励范围；由随机参数的参数属性得到目标半径，将激励范围转换为圆半径为目标半径的均匀圆盘采样的圆空间；从随机参数中选取目标采样点，并获取目标采样点在圆空间中的第一坐标；根据随机参数的参数属性对第一坐标进行转换，得到各个随机参数的均匀分布激励集合。通过本申请，解决了相关技术中存在的依赖人为操作参与到随机激励范围的选取和约束方式的设置时，会增大验证工程师的工作难度和工作量，工作效率降低的问题。

技术领域

本申请涉及芯片功能验证领域，尤其涉及一种芯片验证方法和装置、电子设备和存储介质。

背景技术

验证（verification）是现代数字集成电路设计流程中不可或缺且至关重要的一环，其目的是保证设计功能按照既定的设计规约正确的实现。在一个完整的项目周期中，验证所占用的时间可高达60%-70%。目前业界主流的功能验证方法通常使用随机约束的方式，在电路验证中自动产生受控的随机输入，从而驱动验证电路并完成验证功能。

芯片随机验证方法就是根据验证对象的激励约束范围，在无法遍历所有激励范围时，随机选取激励对激励范围进行期望最大化的验证覆盖。在芯片仿真验证中，UVM验证方法学对随机验证提供了支持，其中System Verilog允许验证工程师以一种紧凑的、声明式的方式指定约束，然后由求解器处理约束，生成满足约束的随机值。这种约束生成接口提供了随机激励的定义结构，但具体要选取什么样的随机激励仍需验证工程师自己设计。在芯片原型验证中，验证工程师大多使用较高级的编程语言（如C语言、汇编语言）对芯片功能进行随机激励编程输入，没有类似UVM方法学的支持，只能由验证工程师自行选取随机激励内容和约束方式。

但是在依赖人为操作参与到随机激励范围的选取和约束方式的设置时，会增大验证工程师的工作难度和工作量，导致整体工作效率降低。

发明内容

本申请提供了一种芯片验证方法和装置、电子设备和存储介质，以至少解决相关技术中存在需要依赖人为操作参与到随机激励范围的选取和约束方式的设置，导致验证工程师工作量和难度加大，整体工作效率降低的问题。

根据本申请实施例的一个方面，提供了一种芯片验证方法，用于实现均匀分布激励，该方法包括：

获取待验证的目标芯片的多个随机参数；

获取与随机参数相对应的随机验证的激励范围；

由随机参数的参数属性得到目标半径，将激励范围转换为圆半径为目标半径的均匀圆盘采样的圆空间；

从随机参数中选取目标采样点，并获取目标采样点在圆空间中的第一坐标；

根据随机参数的参数属性对第一坐标进行转换，得到各个随机参数的均匀分布激励集合。

根据本申请实施例的另一个方面，还提供了一种芯片验证装置，用于实现均匀分布激励，该装置包括：

第一获取模块，用于获取待验证的目标芯片的多个随机参数；

第二获取模块，用于获取与随机参数相对应的随机验证的激励范围；

第一转换模块，用于由随机参数的参数属性得到目标半径，将激励范围转换为圆半径为目标半径的均匀圆盘采样的圆空间；

选取模块，用于从随机参数中选取目标采样点，并获取目标采样点在圆空间中的第一坐标；

第二转换模块，用于根据随机参数的参数属性对第一坐标进行转换，得到各个随机参数的均匀分布激励集合。

可选地，第一转换模块包括：

第一确定单元，用于根据参数属性确定随机参数之间的关联性或独立性；