[发明专利]用于并串转换的装置以及芯片

说明书

本发明提供一种用于并串转换的装置和芯片。该装置包括：多模分频器，被配置为接收时钟信号，并且根据接收到的时钟信号生成任意分频比的分频时钟信号；移位寄存器，与所述多模分频器电连接，被配置为接收待转换的并行数据和所述分频时钟信号，并且根据所述分频时钟信号将所述并行数据转换为奇数位串行数据和偶数位串行数据；以及预驱动器，与所述移位寄存器电连接，被配置为接收并混合所述奇数位串行数据和所述偶数位串行数据，以生成最终串行数据。本发明的用于并串转换的装置能够支持任意的多种并串转换模式，并且能够支持任意阶数的均衡功能并调节相应的阶数系数，从而显著提升对用于并串转换的装置的均衡功能的调节空间。

技术领域

本发明的实施例总体涉及数据处理领域，并且更具体地涉及一种用于并串转换的装置以及芯片。

背景技术

SerDes(Serializer/Deserializer)包括串行器和解串器，其通常用于经由串行器(Serializer)将并行数据转换成串行数据以进行发送，并经由解串器(Deserializer)将接收到的串行数据转换成并行数据。串行器，又称SerDes发送端(Tx)或并串转换电路，其可以用于将多路并行数据转化成一路串行数据以进行发送，并且可以用于驱动与串行器相连接的均衡驱动器，以补偿信道对由串行器发送的数据信号的损伤。

传统的串行器通常只支持固定的一种转换模式，而不支持任意的多种转换模式。例如，支持4路并行数据转换成1路串行数据的串行器有且仅支持4路并行数据转换成1路串行数据这一转换模式，而不能够支持10路并行数据转换成1路串行数据，或者5路并行数据转换成1路串行数据等其它转换模式。并且，传统的串行器通常只支持固定阶数的均衡，因而也不支持用于均衡的阶数及相应的阶数系数的调节。

综上，传统的串行器所存在的不足之处在于：不支持任意的多种并串转换模式，以及不支持用于数据均衡的阶数及相应的阶数系数的调节。

发明内容

针对上述问题，本发明提供了一种用于并串转换的装置和芯片，使得能够支持任意的多种并串转换模式，并且能够支持任意阶数的均衡功能并调节相应的阶数系数，从而显著提升对用于并串转换的装置的均衡功能的调节空间。

根据本发明的第一方面，提供了一种用于并串转换的装置，该装置包括：多模分频器，被配置为接收时钟信号，并且根据接收到的时钟信号生成任意分频比的分频时钟信号；移位寄存器，与多模分频器电连接，被配置为接收待转换的并行数据和分频时钟信号，并且根据分频时钟信号将并行数据转换为奇数位串行数据和偶数位串行数据；以及预驱动器，与移位寄存器电连接，被配置为接收并混合奇数位串行数据和偶数位串行数据，以生成经转换的串行数据。

在一些实施例中，多模分频器还被配置为接收控制信号，以基于所接收的控制信号实现多种模式的并串转换的切换。

在一些实施例中，移位寄存器包括第一移位寄存器和第二移位寄存器，第一移位寄存器被配置为根据分频时钟信号将并行数据转换为奇数位串行数据，第二移位寄存器被配置为根据分频时钟信号将并行数据转换为偶数位串行数据。

在一些实施例中，预驱动器包括：错位驱动单元，被配置为将奇数位串行数据和偶数位串行数据错开一个单位数据长度，以便于生成最终串行数据；以及至少一个相位延迟驱动单元，每个相位延迟驱动单元被配置为使得所生成的最终串行数据延迟一个单位数据长度。

在一些实施例中，错位驱动单元包括：多路复用器集合，被配置将奇数位串行数据和偶数位串行数据转换为最终串行数据；两个第一锁存器，被配置为接收并锁存奇数位串行数据，其中，前一个第一锁存器的输出端与后一个第一锁存器的接收端电连接，后一个第一锁存器的输出端与多路复用器集合的第一输入端电连接；以及第二锁存器，被配置为接收并锁存偶数位串行数据，其中，第二锁存器的输出端与多路复用器集合的第二输入端电连接。

在一些实施例中，前一个第一锁存器的时钟信号输入端与第二锁存器的时钟信号输入端电连接。