[发明专利]基于AXI总线的OPI PSRAM控制系统、方法

权利要求书

1.一种基于AXI总线的OPI PSRAM控制系统，其特征在于，包括XPI单元、缓存单元、协议转换控制单元、协议转换单元和IO单元；

所述XPI单元用于将AXI时钟域的命令以及数据进行拆分或组合处理，并控制所述AXI时钟域的命令以及数据写入缓存模块，或从缓存模块中读取数据，并根据读命令的需求，将所读取的数据进行拆分组合，并传输至AXI时钟域的总线接口；

所述缓存单元用于进行异步时钟域之间的转换；

所述协议转换控制单元用于根据状态机的状态跳变，从缓存模块中读取数据和命令，并转换成满足OPI协议的时序命令；

所述协议转换单元用于将一倍频下单沿的时序，通过二倍频时钟转换成OPI接口一倍频双沿下的时序；

所述IO单元用于提供信号输入输出端口。

2.根据权利要求1所述的一种基于AXI总线的OPI PSRAM控制系统，其特征在于，所述XPI单元包括写地址通道单元，所述写地址通道单元用于执行如下步骤：

当写地址通道有效信号与写地址通道准备信号同时有效时，采集写地址通道信号数据；

根据所述写地址通道信号数据以及OPI的边界限制，得到OPI访问的首地址以及每次访问的数据量；

将所述OPI访问的首地址、每次访问的数据量、写地址通道信号数据存入缓冲单元。

3.根据权利要求2所述的一种基于AXI总线的OPI PSRAM控制系统，其特征在于，所述XPI单元包括写数据通道单元，所述写数据通道单元用于执行如下步骤：

当写数据通道有效信号与写数据通道准备信号同时有效时，采集写数据通道信号数据；

根据所述写地址通道信号数据的标识信号与所说写数据通道信号数据的标识信号的匹配，以及写数据通道信号数据和OPI的访问需求，将总线的写通道数据与写通道数据屏蔽重新组合，形成新的OPI接口数据和屏蔽信号后存入缓冲单元。

4.根据权利要求1所述的一种基于AXI总线的OPI PSRAM控制系统，其特征在于，所述XPI单元包括写响应通道单元，所述写响应通道单元用于回写数据的响应。

5.根据权利要求1所述的一种基于AXI总线的OPI PSRAM控制系统，其特征在于，所述XPI单元包括读地址通道单元，所述读地址通道单元的控制与写地址通道相同。

6.根据权利要求1所述的一种基于AXI总线的OPI PSRAM控制系统，其特征在于，所述XPI单元包括读数据通道单元执行写数据通道单元的逆过程步骤。

7.根据权利要求1所述的一种基于AXI总线的OPI PSRAM控制系统，其特征在于，所述协议转换控制单元用于控制系统主控制状态机、配置模式状态机和正常模式状态机之间的状态跳度。

8.根据权利要求1所述的一种基于AXI总线的OPI PSRAM控制系统，其特征在于，所述协议转换单元包括时钟生成单元、接口转换控制单元、相位延时控制单元；

所述时钟生成单元用于产生一倍频时钟，并产生OPI接口门口使能时钟；

所述接口转换控制单元用于将双沿单倍位宽的数据，转换为单沿双倍位宽的数据；

所述相位延时控制单元用于进行输入、输出端口的时序相位延时。

9.一种基于AXI总线的OPI PSRAM控制方法，其特征在于，所述控制方法应用于如权利要求1-8任意一项所述的AXI总线的OPI PSRAM控制系统。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时，实现权利要求9所述的基于AXI总线的OPI PSRAM控制方法。