[发明专利]一种采用阻抗侦测的负载开关保护电路有效

专利信息
申请号: 202310311512.9 申请日: 2023-03-28
公开(公告)号: CN116031830B 公开(公告)日: 2023-06-13
发明(设计)人: 郭旭;王晶 申请(专利权)人: 深圳市德晟达电子科技有限公司
主分类号: H02H3/08 分类号: H02H3/08;G01R27/02;H02H3/24;H02H3/00;H02H1/00
代理公司: 深圳市锟剑恒富知识产权代理有限公司 44769 代理人: 温玉珍
地址: 518000 广东省深圳市南山区西丽街道西丽社区*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 采用 阻抗 侦测 负载 开关 保护 电路
【权利要求书】:

1.一种采用阻抗侦测的负载开关保护电路,其特征在于,包括:镜像电流源模块、运放比较器模块以及负载开关线路模块,所述镜像电流源模块的镜像电流输出端连接至所述运放比较器模块的同相输入端,所述运放比较器模块的反相输入端通过分压电阻连接至输入电源,所述运放比较器模块的输出端连接至所述负载开关线路模块;在负载开关导通前,通过调节所述镜像电流源模块的分压电阻去设定输出的镜像电流,当后端负载阻抗与所述镜像电流所产生的电压信号低于预设的参考电压值,关闭所述负载开关线路模块的负载开关通路;

所述镜像电流源模块包括电阻R1、开关管Q1、开关管Q2、开关管Q3、电阻R2、电阻R3和二极管D5,所述电阻R1的一端和开关管Q1的集电极均连接至输入电源VIN,所述电阻R1的另一端连接至所述开关管Q1的基极,所述开关管Q1的发射极分别连接至所述开关管Q2的发射极和开关管Q3的发射极,所述开关管Q2的基极与所述开关管Q3的基极相连接,且所述开关管Q2的基极连接至所述开关管Q2的集电极,所述开关管Q2的集电极通过所述电阻R2接地,所述开关管Q3的集电极通过所述电阻R3连接至所述二极管D5的阳极;所述二极管D5的阴极输出镜像电流IC3,并连接至输出端电压VOUT。

2.根据权利要求1所述的采用阻抗侦测的负载开关保护电路,其特征在于,所述开关管Q1采用NPN开关管,所述开关管Q2和开关管Q3采用PNP开关管,且所述开关管Q2和开关管Q3对称设置于所述镜像电流源模块的电路板上。

3.根据权利要求1所述的采用阻抗侦测的负载开关保护电路,其特征在于,所述镜像电流源模块还包括镜像电流源开关控制电路,所述镜像电流源开关控制电路包括电阻R6、电阻R7和开关管Q4,所述电阻R6的一端连接至所述输出端电压VOUT,所述电阻R6的另一端分别与所述开关管Q4的基极和电阻R7的一端相连接,所述电阻R7的另一端接地,所述开关管Q4的集电极连接至所述开关管Q3的基极,所述开关管Q4的发射极接地;当所述输出端电压VOUT达到预设阈值时,通过所述镜像电流源开关控制电路断开所述镜像电流源模块的电流源回路。

4.根据权利要求2或3所述的采用阻抗侦测的负载开关保护电路,其特征在于,所述镜像电流源模块中,通过公式设定输出的镜像电流,其中,表示开关管Q3的放大倍数,Vin表示输入电源VIN的电压值,Vbe1表示开关管Q1的基极和发射极之间的电压值,Vbe2表示开关管Q2的基极和发射极之间的电压值。

5.根据权利要求2或3所述的采用阻抗侦测的负载开关保护电路,其特征在于,所述运放比较器模块包括电阻R4、电阻R5、二极管D3、二极管D4以及运放比较器OP,所述电阻R4的一端连接至所述输入电源VIN,所述电阻R4的另一端分别与所述电阻R5的一端和运放比较器OP的反相输入端相连接,所述电阻R5的另一端接地,所述二极管D5的阴极连接至所述二极管D3的阳极,所述二极管D3的阴极连接至所述运放比较器OP的同相输入端,所述运放比较器OP的输出端分别与所述二极管D4的阳极和负载开关线路模块相连接,所述二极管D4的阴极连接至所述运放比较器OP的同相输入端。

6.根据权利要求5所述的采用阻抗侦测的负载开关保护电路,其特征在于,所述负载开关线路模块包括电阻R8、电阻R9、MOS管Q5以及PMOS开关模组,所述运放比较器OP的输出端分别与所述电阻R8的一端、电阻R9的一端以及MOS管Q5的栅极,所述电阻R8的另一端连接至所述输入电源VIN,所述电阻R9的另一端接地,所述MOS管Q5的源极接地,所述MOS管Q5的漏极连接至所述PMOS开关模组。

7.根据权利要求6所述的采用阻抗侦测的负载开关保护电路,其特征在于,所述PMOS开关模组包括电阻R10、电容C1、PMOS管Q6、电阻R11以及电容C5,所述电阻R10的一端、电容C1的一端以及PMOS管Q6的源极均连接至所述输入电源VIN,所述电阻R10的另一端、电容C1的另一端以及PMOS管Q6的栅极均通过所述电阻R11连接至所述MOS管Q5的漏极,所述PMOS管Q6的漏极与所述电容C5的一端连接至所述输出端电压VOUT,所述电容C5的另一端接地。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市德晟达电子科技有限公司,未经深圳市德晟达电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202310311512.9/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top