[发明专利]一种2.5D集成电路电源分配网络节点电压降计算方法

说明书

本发明涉及一种2.5D集成电路电源分配网络节点电压降计算方法，包括：构建2.5D集成电路的等效电路模型；计算等效电路模型的电源分配网络中任意两点之间的电阻；根据等效电路模型，计算硅插入层中电源分配网络的电压降；根据等效电路模型计算芯粒中电源分配网络的电压降；判断芯粒中电源分配网络的电压降是否满足芯粒噪声容限，若否，则修改硅插入层中硅通孔的分布情况和芯粒在硅插入层上的位置，并返回步骤对芯粒中电源分配网络的电压降进行优化，若是，则根据芯粒中电源分配网络的电压降选取硅插入层中硅通孔的分布情况和芯粒在硅插入层上的最优位置。该方法能对结构复杂的2.5D集成电路中PDN节点IR‑drop进行快速计算，并依此来确定Chiplet在Interposer上的放置位置。

技术领域

本发明属于集成电路技术领域，具体涉及一种2.5D集成电路电源分配网络节点电压降计算方法。

背景技术

2.5D集成技术是指通过硅插入层(Interposer)，把不通功能的芯片(Chiplet)通过Interposer进行互连的一种封装结构。近些年来，对高性能、高带宽、低成本系统的迫切需求促进了三维集成技术的快速发展。然而高性能集成系统的实现使得芯片的供电电压逐渐降低，并且随着电源分配网络(Power Distribution Network，PDN)金属线宽越来越窄，使得PDN中节点的电压降(IR-drop)不断增大，过大的IR-drop不仅会影响芯片的延时，严重时会导致芯片出现逻辑错误。为了使得每个芯片都可以正常工作，就需要考虑每一个芯片中PDN节点的电压降。

目前在2.5D集成电路中，针对基于Interposer的IR-drop研究较少，并且也没有针对2.5D集成PDN的节点IR-drop的计算方法。目前基于2.5D集成电路研究主要针对IR-drop的仿真、测试以及优化。J Kim，VCK Chekuri，NM Rahman等人搭建了基于Interposer和Chiplet的2.5D集成电路，并对其芯片、Interposer以及PDN网络进行了协同分析和优化，使得从插入器到芯片的整体的IR-drop降低了27.17％；但是，该方法仍然存在的不足之处是，该方法为仅仅针对模型进行了仿真、测试以及优化，并未从深层次解释基于2.5D集成PDN节点IR-drop的理论公式。Huanyu He，Jian-Qiang Lu等人提出了一种基于3D集成技术的IR-drop理论计算，但是，该方法存在的不足是，该方法并不适用于2.5D集成电路并且该方法进计算了芯片上的最大IR-drop，并未对节点IR-drop进行研究，导致该方法并不适用于2.5D集成PDN的节点IR-drop研究。

综上所述，现有方法对2.5D集成电路的研究主要集中芯片IR-drop的仿真和优化，未针对2.5D集成电路PDN节点IR-drop理论公式进行研究，且现有方法针对大规模集成电路会导致仿真时间过长。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种2.5D集成电路电源分配网络节点电压降计算方法。本发明要解决的技术问题通过以下技术方案实现：

本发明实施例提供了一种2.5D集成电路电源分配网络节点电压降计算方法，包括步骤：

S1、构建2.5D集成电路的等效电路模型，所述等效电路模型的电源分配网络包括硅插入层中电源分配网络、芯粒中电源分配网络、硅插入层中硅通孔阵列和微焊球阵列；

S2、计算所述等效电路模型的电源分配网络中任意两点之间的电阻；

S3、根据所述等效电路模型，利用所述任意两点之间的电阻、所述硅插入层中硅通孔的电阻计算所述硅插入层中电源分配网络的电压降；

S4、根据所述等效电路模型，结合所述硅插入层中电源分配网络的电压降、所述任意两点之间的电阻、所述硅插入层中电源分配网络上的再分布层的电阻、所述芯粒中硅通孔的电阻、所述微焊球的电阻计算所述芯粒中电源分配网络的电压降；