[发明专利]一种FPGA配置文件加速固化系统及方法

说明书

本发明涉及文件固化技术领域，公开了一种FPGA配置文件加速固化系统及方法；包括FPGA芯片、缓冲器、JTAG接口和配置芯片；FPGA芯片包括CPU软核、锁相环、片内时钟和RAM模块，RAM模块接入CPU软核，片内时钟通过锁相环接入CPU软核；CPU软核与配置芯片之间通过QSPI协议建立通信；CPU软核通过缓冲器与JTAG接口相连；上位机通过仿真器接入JTAG接口，并为FPGA芯片内下载可执行文件，CPU软核运行可执行文件与上位机建立通信；本发明通过FPGA芯片对写入配置芯片进行回读，并在FPGA芯片内部进行校验的方式缩短固化时间，同时通过回读及CRC校验计算确保配置文件写入配置芯片的准确性。

技术领域

本发明属于文件固化技术领域，涉及一种FPGA配置文件加速固化系统及方法。

背景技术

大规模现场可编程门阵列(以下简称FPGA)器件目前被广泛应用在工业控制的多个领域。在实际应用中，对计算能力、数据带宽、逻辑复杂度的要求越来越高。目前，业内多采用基于SRAM工艺的FPGA来解决这些问题。这种FPGA不具备静态存储特性，每次上电后，都需要从配置芯片内读取配置文件，并加载至片内SRAM执行，从而实现具体的功能。随着FPGA内部逻辑资源的增加，配置文件的长度也越来越大。将配置文件固化到配置芯片的时间也越来越长。

目前市面上，通常采用FPGA厂商提供的工具来实现配置文件的固化功能。但是该工具兼容的FPGA芯片种类大多，没有针对具体FPGA型号进行设计，导致固化时间过长，降低了产品开发阶段的研发效率，也降低了产品在量产阶段的生产效率。

发明内容

本发明解决的技术问题在于提供一种FPGA配置文件加速固化系统及方法，通过FPGA芯片对写入配置芯片进行回读，并在FPGA芯片内部进行校验的方式缩短固化时间，同时通过回读及CRC校验计算确保配置文件写入配置芯片的准确性。

本发明是通过以下技术方案来实现：

一种FPGA配置文件加速固化系统，包括FPGA芯片、缓冲器、JTAG接口和配置芯片；FPGA芯片包括CPU软核、锁相环、片内时钟和RAM模块，RAM模块接入CPU软核，片内时钟通过锁相环接入CPU软核；

CPU软核与配置芯片之间通过QSPI协议建立通信；CPU软核通过缓冲器与JTAG接口相连；上位机通过仿真器接入JTAG接口，并为FPGA芯片内下载可执行文件，CPU软核运行可执行文件与上位机建立通信；

上位机通过运行TCL脚本将需要写入配置芯片的配置文件分包为多个单包数据，将单包数据发送至CPU软核，同时对发送单包数据进行CRC校验计算；CPU软核将单包数据暂存至RAM模块内，同时对接收的单包数据进行CRC校验计算；

CPU软核将RAM模块内的单包数据通过QSPI协议写入配置芯片；CPU软核回读写入配置芯片内的单包数据并将其与RAM模块内的单包数据进行校验；

所有单包数据写入完成后，上位机完成全部单包数据的CRC校验计算并获得发送CRC校验码，CPU软核完成全部单包数据的CRC校验计算并获得接收CRC校验码；上位机将发送CRC校验码发送至CPU软核，由CPU软核对发送CRC校验码与接收CRC校验码进行校验，两者一致时，完成配置文件的固化。

进一步地，所述FPGA芯片型号为XC7VX690T-2FFG1761I，FPGA芯片由FPGA芯片U55-1和U55-4组成；

FPGA芯片U55-1的M10接输入电压端子VCC_1V8；M10、T11、N11和Y21引脚相连；

Y21引脚还接贴片电容C126，贴片电容C126与贴片磁珠L6的一端相连且接地；贴片磁珠L6的另一端与Y20引脚相连；