[发明专利]迟滞比较器

说明书

本发明公开了一种迟滞比较器，包括输入级电路、比较级电路、迟滞输出级电路和阈值控制电路，输入级电路用于根据输入电压生成中间级电压，比较级电路用于根据该中间级电压生成第三电压，当该中间级电压等于设定的基准电压时，该第三电压发生预设的电平变化，迟滞输出级电路用于根据第三电压得到输出电压，并根据输出电压在迟滞比较器中提供迟滞量，阈值控制电路用于根据一使能信号向比较级电路提供控制信号，以调整该基准电压的电压值，从而使得迟滞比较器的正向阈值电压和负向阈值电压被调整。本发明的迟滞比较器无需重新设计就可以调整滞回区间的电压范围，与传统的迟滞比较器相比成本更低。

技术领域

本发明涉及集成电路技术领域，更具体地涉及一种迟滞比较器。

背景技术

作为数模混合集成电路中的常见模块之一，比较器被广泛应用于数模接口设计领域，处理各种电压或者电流信号的比较工作，其设计的好坏直接影响系统的性能。因此，为了增强比较器的抗干扰能力，经常将比较器设计为迟滞比较器。迟滞比较器为输入信号的正向变化和反向变化提供单独的跳变阈值，从而可以消除噪声干扰引起的输出错误跳变，实现对带有噪声的输入信号的正确响应。此外，迟滞比较器还可以与电阻和电容一起实现张弛振荡器和定时电路。

常见的CMOS迟滞比较器为施密特触发器，如图1所示，施密特触发器100是一种特殊的门电路，其具有两个阈值，即上升翻转阈值和下降翻转阈值。在输入信号Vin从低电平(例如参考地)上升到高电平(例如电源电压VCC)的过程中，使其输出状态发生翻转的输入电压称为上升翻转阈值；在输入信号Vin从高电平(例如电源电压VCC)下降到低电平(例如参考地)的过程中，使其输出状态发生翻转的输入电压称为下降翻转阈值。

虽然图1的电路结构简单，但是其滞回区间由内部的MOS管尺寸和MOS管的导通阈值以及电源电压决定。因此，一旦电路设计完成，阈值电压也就确定，不能进行调节。如果需要调整滞回区间的电压范围，就必须重新设计比较器，对于集成电路设计而言，这就意味着需要重新流片，造成时间和成本上的浪费。

发明内容

有鉴于此，本发明的目的在于提供一种迟滞比较器，改善了传统的迟滞比较器的滞回区间的电压范围不能调节的问题。

根据本发明实施例，提供了一种迟滞比较器，包括：输入级电路，用于接收输入电压，并根据所述输入电压生成一中间级电压；比较级电路，用于根据所述中间级电压生成第三电压，当所述中间级电压达到一基准电压时，所述第三电压发生预设的电平变化；迟滞输出级电路，用于根据所述第三电压得到输出电压，并根据所述输出电压在所述迟滞比较器中提供迟滞量；以及阈值控制电路，用于接收一使能信号，并根据所述使能信号生成一控制信号，所述比较级电路用于根据所述控制信号调整所述基准电压的电压值，从而使得所述迟滞比较器的正向阈值电压和负向阈值电压的电压值被调整。

可选的，所述中间级电压包括第一电压和第二电压，所述输入级电路包括：第一支路，包括第一晶体管，所述第一晶体管被配置为在其第一极接收所述输入电压，在其控制极接收第一偏置电压，以及在其第二极输出所述第一电压；以及第二支路，包括第二晶体管，所述第二晶体管被配置为在其第一极接收所述输入电压，在其控制极接收所述第一偏置电压，以及在其第二极输出所述第二电压。

可选的，所述第一支路还包括连接于所述第一晶体管的第二极和第一节点之间的第三晶体管，所述第三晶体管被配置为在其控制极接收所述输出电压，所述第二支路还包括连接于所述第二晶体管的第二极和所述第一节点之间的第四晶体管，所述第四晶体管被配置为在其控制极接收所述输出电压，所述输入级电路还包括连接于所述第一节点和地之间的第五晶体管，所述第五晶体管被配置为在其控制极接收第二偏置电压。

可选的，所述迟滞比较器还包括：偏置电路，用于生成所述第一偏置电压和所述第二偏置电压，其中，所述偏置电路包括用于生成所述第一偏置电压的第一偏置模块以及用于根据所述输出电压的反相信号生成所述第二偏置电压的第二偏置模块。