[发明专利]一种数字化的无片内电阻电容的降压型DC-DC变换器在审

专利信息
申请号: 202310193726.0 申请日: 2023-02-28
公开(公告)号: CN116155095A 公开(公告)日: 2023-05-23
发明(设计)人: 周波;韩欣媛;符令;何凡 申请(专利权)人: 北京理工大学
主分类号: H02M3/157 分类号: H02M3/157;H02M1/088;H02M1/00;H03K5/24
代理公司: 暂无信息 代理人: 暂无信息
地址: 100081 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 数字化 无片内 电阻 电容 降压 dc 变换器
【权利要求书】:

1.一种数字化的无片内电阻电容的降压型DC-DC变换器,其特征在于:采用数字化的实现方式,基于比较器和数字单元,实现低功耗、高效率的DC-DC变换器,使用纯MOS管,片内无电阻电容,电路结构包括数字控制逻辑、驱动模块、误差比较器、高钳位比较器、低钳位比较器、延时模块以及功率开关管,没有复杂的模拟模块,降低电源芯片的总体功耗和硬件成本;

其中,数字控制逻辑由基本的数字单元组成,通过数字逻辑实现DC-DC变换器功能,降低系统的整体功耗;

驱动模块包括反相器链和一个与门;

功率开关管采用基本的推拉型结构,包括一个PMOS型功率管MP和一个NMOS型功率管MN,用NMOS管取代二极管进行同步整流,降低功耗,提高效率;

误差比较器采用NMOS型输入对管的两级结构实现,将输出反馈电压与参考电压比较,生成的信号控制功率管工作;

高钳位比较器采用NMOS型输入管的两级结构,输入对管的宽长比相同,通过设置finger个数比为10:2,在比较器的输入端产生一个失调电压VOS1

低钳位比较器采用PMOS型输入管的两级结构,输入对管的宽长比相同,通过设置finger个数比为10:8,在比较器的输入端产生一个失调电压VOS2

延时模块由延时单元和与门构成;

所述一种数字化的无片内电阻电容的降压型DC-DC变换器中各模块的连接关系如下:

数字控制逻辑与驱动模块和延时模块相连,驱动模块与推拉型功率开关管相连,功率开关管与高钳位比较器和低钳位比较器相连;高钳位比较器、低钳位比较器以及误差比较器分别与三个相同的延时模块相连,延时模块与数字控制逻辑相连;误差比较器同时与片外无源反馈网络相连;功率开关管同时与片外LC滤波器相连;

所述一种数字化的无片内电阻电容的降压型DC-DC变换器的工作过程,具体包括如下步骤:

步骤一:确定输入电压和输出电压,以及负载电流大小,进行供电和信号连接,具体又包括如下子步骤:

步骤1.1根据需要,确定输入电压VDD和输出电压VOUT预设值,VOUT预设值大小取决于片外无源反馈网络和参考电压VREF

步骤1.2确定负载电流为重载还是轻载,负载电流大小由输出电压和片外负载电阻RL决定;

步骤1.3偏置电流设置,三个比较器的偏置电流直接由片外电流源设置;

步骤二:功率管MP与MN交替导通关断,输出电压VOUT值上升,具体又包括如下子步骤:

步骤2.1设置NRST为低电平,电路复位,然后设置NRST为高电平,电路正常工作;初始,功率管MP和MN均关断、REN为高电平,输出电压VOUT初始为0,其反馈值VFB为0,小于参考电压VREF,误差比较器比较电平VEA为高电平,经过延时模块Ⅰ延时后的EOUT为高电平输出到数字控制逻辑;

步骤2.2数字控制逻辑输出HEN为高电平、ZEN为低电平、REN为低电平、PCTRL为低电平、NCTRL为低电平,驱动模块的输出PGATE为低电平、NGATE为低电平、PPRE为高电平,功率管MP导通、MN关断;输入电压VDD经过电感L给负载RL供电,电感L、电容C储能,电感电流从最小值逐渐增大到最大值,输出电压值VOUT上升;功率管输出信号VSW上升至电平VDD-VOS1,高钳位比较器的比较电平VHCOMP为高电平,经过延时模块Ⅱ的延时后输出HOUT从低电平翻转为高电平反馈给控制逻辑;

步骤2.3数字控制逻辑输出ZEN为高电平、HEN为低电平、REN为低电平、PCTRL为高电平、NCTRL为高电平,驱动模块的输出PGATE为高电平、NGATE为高电平、PPRE为低电平,功率管MN导通、MP关断;功率管输出信号VSW下降至低电平,电感电流不能突变,电感电流从最大值逐渐减小,储能电感L继续给负载RL供电;低钳位比较器的比较电平VZCOMP为高电平,经过延时模块Ⅲ的延时后输出ZOUT从低电平翻转为高电平反馈给控制逻辑;

步骤2.4数字控制逻辑输出REN为高电平、HEN为低电平、ZEN为低电平、PCTRL为高电平、NCTRL为低电平,驱动模块的输出PGATE为高电平、NGATE为低电平、PPRE为低电平,功率管MP关断、MN关断;这时处于两管均关断的死区时间内,电感电流继续减小到最小值,电容放电,输出电压VOUT小幅度减小;输出电压VOUT未达到设定值,反馈电压VFB小于参考电压VREF,误差比较器比较电平VEA为高电平,经过延时模块Ⅰ的延时后输出EOUT从低电平翻转为高电平反馈给控制逻辑;

重复上述步骤,输出电压值VOUT总体上升;

步骤三:输出电压VOUT达到步骤1.1的设定值,建立稳态,维持输出电压稳定,具体又包括如下子步骤:

步骤3.1经过步骤二,输出电压VOUT达到设定值,反馈值VFB大于等于参考电压VREF,在REN为高电平时,误差比较器比较电平VEA为低电平,通过延时模块Ⅰ的延时输出EOUT仍为低电平、没有翻转,反馈给控制逻辑;

步骤3.2建立稳态,数字控制逻辑控制功率管MP、MN交替导通关断,输出电压在设定值波动;根据负载电流的大小,分为重载和轻载不同的情况,具体如下:

3.2.1若负载电流为重载,在MP导通阶段,输入电压经过电感L给负载RL供电,同时电感L、电容C储能,电感电流从最小值逐渐增大到最大值;在MN导通阶段,电感电流不能突变,电感电流从最大值逐渐减小,储能电感L继续给负载RL供电;在MP、MN均关断时,电感电流减小为最小值零,滤波电容C向负载RL提供电流,维持负载电流稳定在设定值;负载电流越大,电容放电时间越小,一个开关周期越小,开关频率越大,重载开关频率在MHz量级;

3.2.2若负载电流为轻载,在MP、MN均关断时,因为负载电流越小,电容放电维持负载电流大小的时间越长,两管均关断的时间越长;一个开关周期的随负载电流减小而增大,轻载开关频率在kHz量级;

功率管MP、MN采用推拉型结构,交替导通关断,三个比较器采用简单结构,可快速响应上述步骤,在无片内电阻电容情况下,实现高效率、低输出电压纹波的DC-DC变换器。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京理工大学,未经北京理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202310193726.0/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top