[发明专利]MOS晶体管

说明书

本申请提供一种MOS晶体管，包括衬底、栅介质层、栅极结构、第一侧壁隔离层、第一侧壁氧化层、源极区和漏极区，衬底具有间隔设置的漂移区；栅介质层设置于衬底上，且位于间隔设置的漂移区上；栅极结构设置于栅介质层上，栅极结构包括间隔设置的栅电极和非工作电极，非工作电极位于栅电极的两侧；第一侧壁隔离层设置于栅电极与非工作电极之间；第一侧壁氧化层设置于非工作电极远离第一侧壁隔离层的一侧以及栅介质层的一侧，并位于衬底上；源极区和漏极区分别设置于第一侧壁氧化层远离栅电极的一侧，且位于漂移区上，源极区和漏极区与第一侧壁氧化层不重叠，源极区和漏极区与第一侧壁氧化层接触，以提高晶体管的耐压性能。

技术领域

本申请涉及半导体技术领域，具体涉及一种MOS晶体管。

背景技术

近年来，随着对高压装置(或器件)的需求增加，对应用于高压装置(high-voltagedevice)中的高压金属氧化物半导体(metal-oxide-semiconductor，MOS)晶体管的研究越来越受到关注。在高压下使用的高压(high-voltage，HV)MOS器件，其可以是但不限于：高于提供给I/O电路的电压。MOS器件，如HVMOS器件可用作开关，广泛应用于音频输出驱动器、CPU电源、电源管理系统、AC/DC转换器、LCD或等离子电视驱动器、汽车电子元件、PC外围设备、小型直流电机控制器和其他消费电子设备。

尽管诸如MOS器件的现有半导体器件已经足以满足它们的预期目的，但它们并不是在所有方面都是完全令人满意的。例如，当半导体器件的尺寸缩小时，半导体器件的加工和制造复杂度增加。随着半导体装置的尺寸缩小，源漏电极之间的横向距离减小，使得源漏电极在制备的过程中出现问题，如源漏电极与栅电极之间不对称，从而导致器件的击穿电压不佳。

发明内容

鉴于此，本申请提供一种MOS晶体管，以解决现有的器件击穿电压不佳的问题。

本申请提供一种MOS晶体管，包括：

衬底，具有间隔设置的漂移区；

栅介质层，设置于所述衬底上，且位于间隔设置的漂移区上；

栅极结构，设置于所述栅介质层上，所述栅极结构包括间隔设置的栅电极和非工作栅极，所述非工作电极位于所述栅电极的两侧；

第一侧壁隔离层，设置于所述栅电极与所述非工作电极之间；

第一侧壁氧化层，设置于所述非工作电极远离所述第一侧壁隔离层的一侧以及所述栅介质层的一侧，并位于所述衬底上；以及

源极区和漏极区，分别设置于所述第一侧壁氧化层远离所述栅电极的一侧，且位于所述漂移区上，所述源极区和漏极区与所述第一侧壁氧化层不重叠，所述源极区和漏极区与所述第一侧壁氧化层接触。

其中，所述第一侧壁氧化层以及所述第一侧壁隔离层均位于所述栅介质层上。

其中，所述MOS晶体管还包括第二侧壁隔离层，设置于所述漂移区上，且位于所述第一侧壁氧化层远离所述栅电极的一侧，所述源极区和漏极区与所述第二侧壁隔离层不重叠，所述源极区和漏极区与所述第二侧壁隔离层接触。

其中，所述第一侧壁隔离层以及所述第二侧壁隔离层的材料与所述第一侧壁氧化层的材料均为绝缘材料，所述第一侧壁隔离层以及所述第二侧壁隔离层的材料与所述第一侧壁氧化层的材料不同。

其中，所述MOS晶体管还包括第二侧壁氧化层，所述第二侧壁氧化层设置于所述栅电极与所述非工作电极之间，所述第二侧壁氧化层位于所述第一侧壁隔离层与所述栅介质层之间。

其中，所述MOS晶体管还包括第一CoSi层，所述第一CoSi层设置于所述源极区以及所述漏极区远离所述漂移区的一侧，且所述第一CoSi层与所述第二侧壁隔离层不重叠，所述第一CoSi层与所述第二侧壁隔离层接触。

其中，所述MOS晶体管还包括第一导体连接部，所述第一导体连接部位于所述第一CoSi层远离所述漂移区的一侧，且与所述第一CoSi层连接。