[发明专利]一种基于FPGA的加速流式时间序列特征提取方法

说明书

本发明提出了一种基于FPGA的加速流式时间序列特征提取方法，包括：通过FPGA实时获取数据得到采样数据点；FPGA对采样数据点的时间序列特征进行提取得到时间序列特征并将每个数据点的时间序列特征通过先进先出队列传输到并行区域；并行区域同时计算所述每个采样数据点的时间序列特征分数并将所述特征分数写入各自的分数缓冲区；当所述分数缓冲区满时，对所述特征分数进行归一化处理得到特征向量并将所述特征向量通过先进先出队列写入主机；本发明的有益效果是通过FPGA实时采样和数据处理，可以高效、实时的对数据特征进行处理，FPGA还可以通过并行计算减少计算延迟，同时在一般情况下以较低的时钟频率运行，从而降低功耗。

技术领域

本发明涉及数据分析领域，特别涉及基于FPGA的加速流式时间序列特征提取方法。

背景技术

随着可用数据的增加，特别是时间序列数据，不同的数据分析技术的重要性已经增加。许多数据科学家使用的一种技术是在数据集的子序列中寻找特征。特征可以通过一个被称为特征提取的过程进行量化。这个特征提取步骤通常计算成本很高，而且通常需要保证整个数据集是可用性的。在数据收集阶段，我们希望看到模式或特征。这可以通过实时特征提取来实现，在数据流进来的同时计算特征集。FPGA，即现场可编程门阵列，可以访问大量的I/O，允许数据直接流向计算单元，从而实现高效、实时的特征提取。我们提供了一个能够实时提取特征的FPGA架构，同时提供延迟和功率优化。

传统的CPU系统在开始计算之前必须通过内存层次来传递数据。FPGA能够直接将数据点流向计算架构，并提供大量的I/O。这两个特性的结合使FPGA成为执行实时特征提取的完美候选者。FPGA还可以利用并行性来减少计算的延迟，同时在一般情况下以较低的时钟频率运行，从而降低功耗。

发明内容

本发明提供了一种基于FPGA的加速流式的时间特征提取方法，用以解决高效、实时提取特征的问题，同时提供延迟和功率优化。

本发明提出的一种基于FPGA的加速流式的时间特征提取方法，过程包括：

S1：通过FPGA实时获取数据得到采样数据点；

S2：FPGA对采样数据点的时间序列特征进行提取得到时间序列特征并将每个数据点的时间序列特征通过先进先出队列传输到并行区域；

S3：并行区域同时计算所述每个采样数据点的时间序列特征分数并将所述特征分数写入各自的分数缓冲区；

S4：当所述分数缓冲区满时，对所述特征分数进行归一化处理得到特征向量并将所述特征向量通过先进先出队列写入主机。

进一步的，其中所述通过FPGA实时获取数据得到采样数据点，包括：

S101：FPGA实时接收数据发生装置产生的数据；

S102：FPGA获取数据发生设备产生的数据的NLP时间序列，根据NLP时间序列进行采样得到采样数据点。

进一步的，FPGA对采样数据点时间序列特征进行提取的到时间序列特征并将每个数据点的时间序列特征通过先进先出队列传输到并行区域，包括：

S201：确定采样数据点的数据包含的内容和数据类型；

S202：FPGA根据采样数据点的内容和数据类型对采样数据点的时间序列特征进行提取得到时间序列特征；

S203：移除所述时间序列特征的明显异常值；利用线性插值分析法把移除值补上，同时用线性插值分析法把时间序列点上缺失的特征补齐得到预处理的时间序列特征；

S204：将所述预处理的时间序列特征通过先进先出队列进行传输到并行区域。

进一步的，所述并行区域同时计算所述每个采样数据点的时间序列特征分数并将所述特征分数写入各自的分数缓冲区，包括：