[发明专利]一种基于FPGA的加速流式时间序列特征提取方法

权利要求书

1.一种基于FPGA的加速流式时间序列特征提取方法，其特征在于，过程包括：

S1：通过FPGA实时获取数据得到采样数据点；

S2：FPGA对采样数据点的时间序列特征进行提取得到时间序列特征并将每个数据点的时间序列特征通过先进先出队列传输到并行区域；

S3：并行区域同时计算所述每个采样数据点的时间序列特征分数并将所述特征分数写入各自的分数缓冲区；

S4：当所述分数缓冲区满时，FPGA对所述特征分数进行归一化处理得到特征向量并将所述特征向量通过先进先出队列写入主机。

2.根据权利要求1所述的一种基于FPGA的加速流式时间序列特征提取方法，其特征在于，所述通过FPGA实时获取数据得到采样数据点，包括：

S101：FPGA实时接收数据发生装置产生的数据；

S102：FPGA获取数据发生设备产生的数据的NLP时间序列，根据NLP时间序列进行采样得到采样数据点。

3.根据权利要求1所述的一种基于FPGA的加速流式时间序列特征提取方法，其特征在于，FPGA对采样数据点时间序列特征进行提取的到时间序列特征并将每个数据点的时间序列特征通过先进先出队列传输到并行区域，包括：

S201：确定采样数据点的数据包含的内容和数据类型；

S202：FPGA根据采样数据点的内容和数据类型对采样数据点的时间序列特征进行提取得到时间序列特征；

S203：移除所述时间序列特征的明显异常值；利用线性插值分析法把移除值补上，同时用线性插值分析法把时间序列点上缺失的特征补齐得到预处理的时间序列特征；

S204：将所述预处理的时间序列特征通过先进先出队列进行传输到并行区域。

4.根据权利要求1或3所述的一种基于FPGA的加速流式时间序列特征提取方法，其特征在于并行区域同时计算所述每个采样数据点的时间序列特征分数并将所述特征分数写入各自的分数缓冲区，包括：

S301：并行区域将所述预处理的时间序列特征输入机器训练模型；

S302：并行区域根据机器训练模型同时计算所述预处理的时间序列特征得到特征分数；

S303：将所述的特征分数写入各自的分数缓冲区。

5.根据权利要求1或4所述的一种基于FPGA的加速流式时间序列特征提取方法，其特征在于，所述当所述分数缓冲区满时，对所述特征分数进行归一化处理得到特征向量并将所述特征向量通过先进先出队列写入主机,包括：

S401：系统判定所述分数缓冲区是否已满；

S402：如果所述缓冲区未满，所述并行区域同时计算所述每个采样数据点的特征分数并将所述特征分数写入各自的分数缓冲区；

S403：如果所述分数缓冲区已满，网络控制器控制网络暂停数据传输，对缓冲区内的数据特征分数进行归一化处理得到特征向量；

S404：将所述特征向量按照先进先出的队列写入主机，然后网络控制器控制网络继续数据传输。

6.一种基于FPGA的加速流式时间序列特征提取系统，其特征在于，所述系统包括：

实时获取模块：通过FPGA实时获取数据得到采样数据点；

特征传输模块：FPGA对采样数据点的时间序列特征进行提取得到时间序列特征并将每个数据点的时间序列特征通过先进先出队列传输到并行区域；

特征分数写入模块：并行区域同时计算所述每个采样数据点的时间序列特征分数并将所述特征分数写入各自的分数缓冲区；

归一化处理模块：当所述分数缓冲区满时，FPGA对所述特征分数进行归一化处理得到特征向量并将所述特征向量通过先进先出队列写入主机。

7.根据权利要求6所述的一种基于FPGA的加速流式时间序列特征提取方法，其特征在于，所述实时获取模块，包括：

实时接收模块：FPGA实时接收数据发生装置产生的数据；

时间序列采样模块：FPGA获取数据发生设备产生的数据的NLP时间序列，根据NLP时间序列进行采样得到采样数据点。