[发明专利]校验处理器的检测方法、装置、电子设备、存储介质

说明书

本公开提供了一种校验处理器的检测方法、装置、电子设备，所述方法包括：在存储单元的设定存储区域所存储的数据中注入错误比特位；响应于测试指令，至少读取所述设定存储区域中注入有错误比特位的数据；调用校验处理器，对所述注入有错误比特位的数据进行校验，得到校验数据；将所述校验数据与注入错误比特位之前的数据进行比对，得到比对结果，根据所述比对结果输出所述校验处理器的状态指示信息。本公开提升了存储单元中数据的安全性。

技术领域

本公开涉及校验处理器的检测技术，尤其涉及一种通过在存储数据中主动注入错误比特位方式对校验处理器进行检测的方法、装置、电子设备及存储介质。

背景技术

在数据存储要求较高的安全领域，对存储在存储单元如双倍速率同步动态随机存储器（Double Data Rate，DDR）中数据的安全性提出了较高的要求，一般会在DDR控制器中集成错误检测及纠正（Error Checking and Correcting，ECC）处理器，以对存储单元中的数据进行快速实时检测、纠正、记录、上报错误等，以提高存储单元中数据的安全性及可靠性。但是，当ECC处理器故障或配置错误的情况下，将不能对存储单元中的数据进行检测及纠错，对于安全领域的数据应用而言，可能会造成灾难性后果。

发明内容

本公开提供了一种校验处理器的检测方法、装置、电子设备及存储介质，以至少解决现有技术中存在的以上技术问题。

根据本公开的第一方面，提供了一种校验处理器的检测方法，包括：

在存储单元的设定存储区域所存储的数据中注入错误比特位；

响应于测试指令，至少读取所述设定存储区域中注入有错误比特位的数据；

调用校验处理器，对所述注入有错误比特位的数据进行校验，得到校验数据；

将所述校验数据与注入错误比特位之前的数据进行比对，得到比对结果，根据所述比对结果输出所述校验处理器的状态指示信息。

在一些可实施方式中，所述根据所述比对结果输出所述校验处理器的状态指示信息，包括：

确定所述校验数据中存在注入的错误比特位的情况下，输出所述校验处理器异常的信息。

在一些可实施方式中，所述在存储单元的设定存储区域所存储的数据中注入错误比特位，包括：

在所述设定存储区域中用于存储数据的多个数据字段的不同存储库Bank中设置故障地址线，以注入错误比特位。

在一些可实施方式中，所述多个数据字段至少包括高位字段、中位字段和低位字段中的至少两个。

在一些可实施方式中，所述故障地址线覆盖所述存储单元所在地址范围内的多个地址线。

在一些可实施方式中，所述在存储单元的设定存储区域所存储的数据中注入错误比特位，包括：

在所述设定存储区域中用于存储数据的数据总线上设置单比特的错误比特位；和/或

在所述设定存储区域中用于存储数据的数据总线上设置多比特的错误比特位。

根据本公开的第二方面，提供了一种校验处理器的检测装置，包括：

注入单元，用于在存储单元的设定存储区域所存储的数据中注入错误比特位；

读取单元，用于响应于测试指令，至少读取所述设定存储区域中注入有错误比特位的数据；

调用单元，用于调用校验处理器，利用所述校验处理器对所述注入有错误比特位的数据进行校验，得到校验数据；

比对单元，用于将所述校验数据与注入错误比特位之前的数据进行比对，得到比对结果；

输出单元，用于根据所述比对结果输出所述校验处理器的状态指示信息。

在一些可实施方式中，所述输出单元，还用于：

确定所述校验数据中存在注入的错误比特位的情况下，输出所述校验处理器异常的信息。