[发明专利]一种电路板的制造方法、电路板及电子设备在审

专利信息
申请号: 202310016226.X 申请日: 2023-01-06
公开(公告)号: CN116249271A 公开(公告)日: 2023-06-09
发明(设计)人: 杨瑞 申请(专利权)人: 苏州浪潮智能科技有限公司
主分类号: H05K3/10 分类号: H05K3/10;H05K3/18;H05K3/34;H05K3/00
代理公司: 北京连和连知识产权代理有限公司 11278 代理人: 刘小峰;张涛
地址: 215000 江苏省苏州*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 电路板 制造 方法 电子设备
【权利要求书】:

1.一种电路板的制作方法,其特征在于,包括:

制作三维基材,并在所述三维基材上覆盖掩膜、涂抹光刻胶以将三维电路图案曝光在所述三维基材;

在曝光了三维电路图案的三维基材的线路通道内沉积铜以形成三维电路基板;

在所述三维电路基板的焊盘位置进行点锡以及贴片,并对贴片后的三维电路基板进行焊接。

2.根据权利要求1所述的方法,其特征在于,在所述三维基材上覆盖掩膜、涂抹光刻胶以将三维电路图案曝光在所述三维基材包括:

基于所述三维基材制作覆盖对应的掩膜,并将三维电路图案雕刻在所述掩膜上;

将雕刻了三维电路图案的掩膜贴合在所述三维基材上,并将光刻胶涂抹在所述雕刻了三维电路图案的掩膜上以将所述三维电路图案曝光在所述三维基材上。

3.根据权利要求1所述的方法,其特征在于,在曝光了三维电路图案的三维基材的线路通道内沉积铜以形成三维电路基板包括:

将所述曝光了三维电路图案的三维基材浸没在化学镀铜槽里以在所述曝光了三维电路图案的三维基材的线路通道内沉积铜,从而形成所述三维电路基板。

4.根据权利要求1所述的方法,其特征在于,还包括:

对焊接后的三维电路基板进行AOI检查。

5.根据权利要求2所述的方法,其特征在于,基于所述三维基材制作覆盖对应的掩膜包括:

基于所述三维基材制作覆盖对应的菲林掩膜。

6.根据权利要求3所述的方法,其特征在于,在曝光了三维电路图案的三维基材的线路通道内沉积铜以形成三维电路基板包括:

在所述曝光了三维电路图案的三维基材的线路通道内依次沉积铜、镍和金以形成三维电路基板。

7.根据权利要求1所述的方法,其特征在于,在所述三维电路基板的焊盘位置进行点锡包括:

基于点焊机在所述三维电路基板的焊盘位置进行点锡。

8.根据权利要求1所述的方法,其特征在于,对贴片后的三维电路基板进行焊接包括:

将所述贴片后的三维电路基板传送到回焊炉进行焊接。

9.一种电路板,其特征在于,基于电路板的制作方法制作而成,制作方法包括如下步骤:

制作三维基材,并在所述三维基材上覆盖掩膜、涂抹光刻胶以将三维电路图案曝光在所述三维基材;

在曝光了三维电路图案的三维基材的线路通道内沉积铜以形成三维电路基板;

在所述三维电路基板的焊盘位置进行点锡以及贴片,并对贴片后的三维电路基板进行焊接。

10.一种电子设备,其特征在于,包括电路板,所述电路板基于电路板的制作方法制作而成,制作方法包括如下步骤:

制作三维基材,并在所述三维基材上覆盖掩膜、涂抹光刻胶以将三维电路图案曝光在所述三维基材;

在曝光了三维电路图案的三维基材的线路通道内沉积铜以形成三维电路基板;

在所述三维电路基板的焊盘位置进行点锡以及贴片,并对贴片后的三维电路基板进行焊接。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州浪潮智能科技有限公司,未经苏州浪潮智能科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202310016226.X/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top