[实用新型]一种存内运算装置

权利要求书

1.一种存内运算装置，其特征在于，包括：

内存模块；

多条数据输入线；

多条权重输入线；以及

多条输出线，其中：

所述内存模块包括排列成在第一维度、第二维度及第三维度上延伸的三维阵列的记忆胞，所述记忆胞中的每一者连接至所述多条权重输入线中的一者、所述多条数据输入线中的一者及所述多条输出线中的一者，

所述内存模块适于在所述记忆胞中的每一者中储存自相应的所述权重输入线传输的一个权重值，自所述输入线接收输入信号，并同时将信号输出至所述多条输出线；以及

电路系统，在所述第一维度及所述第二维度上延伸，在所述第三维度上设置于所述内存模块下方，并且适于自所述内存模块接收对输出至所述多条输出线的所述信号进行指示的信号。

2.根据权利要求1所述的运算装置，其特征在于，其中所述记忆胞中的每一者包括铁电随机存取内存组件。

3.根据权利要求1所述的运算装置，其特征在于，其中：

所述多条权重输入线在所述第二维度上延伸，并且在所述第一维度及所述第三维度上散布；且

所述多条输出线及所述多条数据输入线在所述第三维度上延伸，并且在所述第二维度及所述第三维度上散布。

4.根据权利要求1所述的运算装置，其特征在于，其中所述内存模块中的所述记忆胞排列成在所述第三维度上延伸的一维阵列，所述记忆胞中的每一者在所述第三维度上位于一定层级处，所述一维阵列以在所述第一维度上延伸的行及在所述第二维度上延伸的行进行排列，所述一维阵列中的每一者中的所述记忆胞共同连接至所述多条数据输入线中的相应一者及所述多条输出线中的相应一者，并且在同一行及层级中的所述记忆胞共同连接至所述多条权重输入线中的相应一者。

5.根据权利要求4所述的运算装置，其特征在于，还包括：

第一多条全局位选择线；以及

多个第一开关晶体管，所述多个第一开关晶体管中的每一者与所述多条数据输入线中的相应一者相关联，并且适于将相关联的所述数据输入线可切换地连接至所述第一多条全局位选择线中的相应一者，其中与同一行中的相应所述数据输入线相关联的所述第一开关晶体管适于将相关联的所述数据输入线可切换地连接至所述第一多条全局位选择线中的同一全局位选择线。

6.根据权利要求5所述的运算装置，其特征在于，还包括：

第二多条全局位选择线；以及

多个第二开关晶体管，所述多个第二开关晶体管中的每一者与所述多条输出线中的相应一者相关联，并且适于将所述输出线可切换地连接至所述第二多条全局位选择线中的相应一者，其中与同一行中的相应所述输出线相关联的所述第二开关晶体管适于将相关联的所述输出线可切换地连接至所述第二多条全局位选择线中的同一全局位选择线。

7.一种存内运算装置，其特征在于，包括：

基底；

有源半导体层，形成于所述基底上；

多个半导体组件，形成于所述有源半导体层中；以及

内存模块，形成于所述有源半导体层上方，并且包括：

多个记忆胞，以在第一维度上依序设置的行、在第二维度上依序设置的行及在第三维度上依序设置的层级进行排列，所述第一维度及所述第二维度实质上平行于所述有源半导体层，且所述第三维度实质上垂直于所述有源半导体层；

多条字线，所述多条字线中的每一者连接至所述多个记忆胞的设置于同一行及层级中的子集；

多条全局源极线，所述多条全局源极线中的每一者可切换地连接至所述多个记忆胞的设置于同一行及列中的子集；以及

多条全局位线，所述多条全局位线中的每一者可切换地连接至所述多个记忆胞的连接至所述多条全局源极线中的相应一者的所述子集，所述多条全局位线连接至所述多个半导体组件中的相应多者。