[实用新型]一种开机时控制信号延迟电路及延迟装置

说明书

本实用新型公开了一种开机时控制信号延迟电路及延迟装置，延迟电路包括信号分压电路、信号反向电路、电源滤波电路、逻辑控制电路、RC延迟电路、放电电路和光耦隔离控制电路；所述逻辑控制电路一端连接信号反向电路的输出端，利用反向后的控制信号进行逻辑变换从而控制RC延迟电路进行延迟；所述逻辑控制电路另一端连接光耦隔离控制电路，当延迟结束后，就对光耦隔离控制电路进行控制。本实用新型很好地把逻辑芯片和RC延迟电路结合在一块，从而实现开机时控制信号延迟电路起作用。

技术领域

本实用新型属于时延电路的技术领域，具体涉及一种开机时控制信号延迟电路及延迟装置。

背景技术

在电子科技发达的今天，可编程逻辑器件在电子领域有着举足轻重的地位，而FPGA更是可编程逻辑器件中的重要一员，经研究发现在上电的时候，FPGA在初始化的过程中IO口会不定时不定次地给出高电平，这都是不受控制的,对于高电平做控制信号的下位机而言，错误的指令会给下位机造成不可修复的破坏。因此，需要加一级延迟来做缓冲，等FPGA初始化成功后再对下位机进行控制，用传统的RC延迟电路来做延迟缓冲的话，信号就会被衰减，不利于信号的传达。因此，针对现有技术中，开机时控制信号不稳定以及带载能力差的缺陷，研发一款开机时控制信号延迟电路是本领域技术人员亟待解决的技术问题。

实用新型内容

本实用新型的主要目的在于克服现有技术的缺点与不足，提供一种开机时控制信号延迟电路及延迟装置，很好的解决了开机初始化时控制信号不稳定的问题。

为了达到上述目的，本实用新型采用以下技术方案：

本实用新型一方面提供了一种开机时控制信号延迟电路，包括信号分压电路、信号反向电路、电源滤波电路、逻辑控制电路、RC延迟电路、放电电路和光耦隔离控制电路；

所述的信号分压电路连接输入端，信号分压电路把输入端输入的控制信号进行分压和缓冲后输入信号反向电路；

所述信号反向电路连接信号分压电路的输出端，通过NMOS管的开通和关闭将控制信号进行反向处理；

所述的电源滤波电路，连接电源VCC，用于进行电源滤波，让控制电路避免电源的干扰；

所述逻辑控制电路一端连接信号反向电路的输出端，利用反向后的控制信号进行逻辑变换从而控制RC延迟电路进行延迟；所述逻辑控制电路另一端连接光耦隔离控制电路，当延迟结束后，就对光耦隔离控制电路进行控制。

作为优选的技术方案，所述信号分压电路包括电阻R4、电阻R6和电容C3，所述电阻R4的1脚连接输入端，电阻R4的2脚连接电阻R6的1脚后再接到电容C3的1脚作为信号分压电路的输出端，电阻R6的2脚接地。

作为优选的技术方案，所述信号反向电路包括上拉电阻R2和NMOS管，上拉电阻R2的2脚连接到NMOS管的3脚，作为信号反向电路的输出端后再连接到逻辑控制电路，NMOS管的2脚接地，NMOS管的1脚作为信号反向电路的输入端连接到信号分压电路的输出端。

作为优选的技术方案，所述电源滤波电路包括电容C1和电容C2，所述电容C1、电容C2的1脚相连接后再到VCC和逻辑控制电路，电容C1、电容C2的2脚相连接后接地。

作为优选的技术方案，所述逻辑控制电路采用整个斯密特器件IC1，IC1的1脚接信号反向电路的输出端，IC1的2脚接光耦隔离控制电路的输出端，IC1的3脚、4脚相连后接地，IC1的5脚、6脚接到RC延迟电路，IC1的7脚接光耦隔离控制电路的输入端。

作为优选的技术方案，若IC1的1脚为高电平，7脚就输出低电平；若IC1的1脚为低电平，7脚就输出高电平；若IC1的6脚为高电平，2脚就输出低电平；若IC1的6脚为低电平，2脚就输出高电平；若IC1的3脚为高电平，5脚就输出低电平；若IC1的3脚为低电平，5脚就输出高电平。