[实用新型]半导体器件

权利要求书

1.一种半导体器件(100)，其特征在于，包括：

半导体主体(11)，所述半导体主体(11)包括衬底(1)、设置在所述衬底(1)之上的埋层(2)以及设置在所述埋层(2)之上的外延层(3)，所述衬底(1)具有第一掺杂类型，所述埋层(2)具有与所述第一掺杂类型相反的第二掺杂类型；

第一沟槽(51)，从所述外延层(3)的顶表面延伸到所述衬底(1)中，并且具有第一深度(D1)；

第二沟槽(52)，从所述外延层(3)的顶表面延伸到所述衬底(1)中，并且具有第二深度(D2)；

第三沟槽(53)，从所述外延层(3)的顶表面延伸到所述埋层(2)中，并且具有小于所述第二深度(D2)的第三深度(D3)；

第一深沟槽结构(511)，设置在所述第一沟槽(51)中，并且被配置为将所述衬底(1)电连接至所述外延层(3)的顶表面；

第二深沟槽隔离结构(521)，设置在所述第二沟槽(52)中，并且被配置为隔离所述外延层(3)中的不同器件区域；

第三深沟槽隔离结构(531)，设置在所述第三沟槽(53)中，并且被配置为隔离所述外延层(3)中的不同器件区域；以及

第一掺杂区(82)，靠近所述第三沟槽(53)的侧壁形成在所述外延层(3)中并且具有所述第二掺杂类型，所述第一掺杂区(82)从所述外延层(3)的顶表面延伸到所述埋层(2)，并且被配置为将所述埋层(2)电连接至所述外延层(3)的顶表面。

2.根据权利要求1所述的半导体器件(100)，其特征在于，所述第二深度(D2)小于所述第一深度(D1)。

3.根据权利要求1所述的半导体器件(100)，其特征在于，所述第一深沟槽结构(511)包括：

衬垫(7)，形成在所述第一沟槽(51)的侧壁以及底部的至少一部分上，并且包括形成在所述第一沟槽(51)的底部处的第一开口(71)；

介电层(8)，在所述第一沟槽(51)中设置在所述衬垫(7)内部，并且包括从所述外延层(3)的顶表面延伸到位于所述第一沟槽(51)的底部处的所述衬垫(7)的第二开口(54)，所述第二开口(54)与所述第一开口(71)对准；以及

第一导电材料(61)，填充所述第一开口(71)和所述第二开口(54)，并且被配置为将所述衬底(1)电连接至所述外延层(3)的顶表面。

4.根据权利要求3所述的半导体器件(100)，其特征在于，所述第一导电材料(61)包括具有所述第一掺杂类型的多晶硅。

5.根据权利要求1所述的半导体器件(100)，其特征在于，所述第二深沟槽隔离结构(521)包括：

衬垫(7)，设置在所述第二沟槽(52)的侧壁和底部上；以及

介电层(8)，在所述第二沟槽(52)中设置在所述衬垫(7)内部。

6.根据权利要求1所述的半导体器件(100)，其特征在于，所述第三深沟槽隔离结构(531)包括：

衬垫(7)，设置在所述第三沟槽(53)的侧壁和底部上；以及

介电层(8)，在所述第三沟槽(53)中设置在所述衬垫(7)内部。

7.根据权利要求1所述的半导体器件(100)，其特征在于，所述第三深沟槽隔离结构(531)包括：

扩散材料(81)，部分地填充所述第三沟槽(53)；以及

介电材料，在所述第三沟槽(53)中封住所述扩散材料(81)，所述扩散材料(81)与所述介电材料一起形成所述第三深沟槽隔离结构(531)。

8.根据权利要求1所述的半导体器件(100)，其特征在于，所述第三深沟槽隔离结构(531)包括氧化物或未掺杂的多晶硅。

9.根据权利要求1所述的半导体器件(100)，其特征在于，所述第一掺杂区(82)设置在所述第三沟槽(53)的两侧或者仅设置在所述第三沟槽(53)的一侧。