[发明专利]芯片可测性设计测试方法、测试平台及其生成方法及装置

说明书

本公开涉及一种芯片可测性设计测试方法、测试平台及其生成方法及装置，应用于新一代信息技术领域，包括接收当前测试向量片段，当前测试向量片段由测试平台可识别的第一测试向量及辅助信息拆分得到或由原始的第二测试向量的片段解析得到，基于辅助信息获取被测芯片的代码输出的实际向量值，根据预期向量值与实际向量值的比对结果确定当前测试向量片段的测试结果；根据当前测试向量片段的测试结果与其他测试向量片段的测试结果得到最终的测试结果。本公开的芯片可测性设计的测试方法在应用于本公开的测试平台时，能够针对规模较大的芯片，在芯片在投片前完成可测性设计DFT的测试，且测试平台的存储空间大小可以灵活设置，提高测试平台的能力。

技术领域

本公开涉及新一代信息技术领域，尤其涉及一种芯片可测性设计测试方法、测试平台及其生成方法及装置。

背景技术

芯片可测性设计（Design for Test，DFT）指的是在芯片原始设计阶段即插入各种用于提高芯片可测试性（包括可控制性和可观测性）的硬件逻辑，测试向量引擎软件基于这部分逻辑可生成测试向量，测试向量在自动测试机台上完成测试，达到测试大规模芯片的目的。如果可测性设计DFT本身存在一些功能问题，导致产生的测试向量出现错误，则使用测试向量测试芯片时，将大大增加在自动测试机台（Automatic Test Equipment，ATE）上对测试向量进行调试的时间，可能影响芯片的测试结果的可信度，增加了芯片测试的开销，甚至影响芯片功能，导致流片失败。因此，芯片可测性设计DFT的测试是芯片生产制造后一个非常重要的环节，并需要在芯片投片前完成测试。

当前主流的公知技术是通过软件仿真平台（例如Simulation）进行芯片可测性设计DFT的测试。但随着集成电路的发展，芯片的规模越来越大，由于软件仿真平台不擅长大规模芯片，其在芯片规模和测试时间上捉襟见肘，形成了明显瓶颈，对芯片在投片前完成可测性设计DFT的测试提出了极大挑战。

因此，针对规模较大的芯片，如何在芯片在投片前完成可测性设计DFT的测试，成为本领域的研究热点。

发明内容

有鉴于此，本公开提出了一种芯片可测性设计测试方法、测试平台及其生成方法及装置，本公开实施例的芯片可测性设计的测试方法在应用于本公开实施例的测试平台时，能够针对规模较大的芯片，在芯片在投片前完成可测性设计DFT的测试，且测试平台的存储空间大小可以灵活设置，使得测试平台具备增强功能。

根据本公开的一方面，提供了一种芯片可测性设计的测试方法，所述方法应用于测试平台，所述方法包括：在测试用例的执行文件对应的前一测试向量片段完成被测芯片的测试后，停止芯片时钟，接收测试用例的执行文件对应的当前测试向量片段，所述当前测试向量片段由所述执行文件对应的第一测试向量及辅助信息拆分得到，或者由所述执行文件对应的第二测试向量的片段解析得到，所述第一测试向量是所述测试平台可识别的向量，所述第二测试向量是原始的测试向量，所述辅助信息包括控制所述测试平台对被测芯片进行测试的指导信息；启动芯片时钟并基于所述当前测试向量片段测试所述被测芯片，包括：基于辅助信息，控制所述当前测试向量片段对应的激励信号输出到所述被测芯片的代码；获取所述被测芯片的代码输出的实际向量值；以及根据所述当前测试向量片段包括的预期向量值与所述实际向量值的比对结果确定所述当前测试向量片段对应的测试结果；根据所述当前测试向量片段对应的测试结果与所述第一测试向量及辅助信息拆分得到的其他测试向量片段的测试结果，或与所述第二测试向量的其他片段解析得到的其他测试向量片段的测试结果，得到最终的测试结果，所述最终的测试结果通过用例执行日志展示。

在一种可能的实现方式中，所述基于辅助信息，控制所述当前测试向量片段对应的激励信号输出到所述被测芯片的代码，包括：在所述辅助信息中的测试周期驱动参数指示的时间点，输出所述激励信号到所述被测芯片的代码的输入接口，所述被测芯片的代码的输出接口输出所述实际向量值。