[发明专利]转换指令

说明书

本发明描述转换指令。描述了用于使用指令进行数据类型转换的技术。示例性指令包括用于以下各项的字段：操作码、源操作对象的标识和目的地操作对象的标识，其中操作码用于指示执行电路和/或存储器访问电路要进行：将来自所标识的源操作对象的32比特浮点值转换为16比特浮点值，以及将该16比特浮点值存储在所标识的目的地操作对象的数据元素位置中。

背景技术

近年来，已经证明具有较低精度的乘法和较高精度的累加的融合乘加(fused-multiply-add，FMA)单元在机器学习/人工智能应用中是有用的，最显著的是在训练深度神经网络时是有用的，这是由于其极高的计算强度。相较于经典的IEEE-754 32比特(FP32)和64比特(FP64)算术，此种精度降低的算术在性质上可以与其缩短的宽度不成比例地加速。

附图说明

将参考附图来描述根据本公开的各示例，在这些附图中：

图1图示出不同的浮点表示格式。

图2图示出用于将来自两个源的FP32值转换为FP16值并将该FP16值存储到目的地的数据元素位置中的单个经解码的指令的示例性执行。

图3图示出用于将来自两个源的FP32值转换为BF16值并将该BF16值存储到目的地的数据元素位置中的单个经解码的指令的示例性执行。

图4图示出用于将FP32值转换为BF16值并将该BF16值存储到目的地的数据元素位置中的单个经解码的指令的示例性执行。

图5图示出用于处理诸如VCVTNE2PS2PH、VCVTNEPS2BF16和/或VCVTNE2PS2BF16指令之类的指令的硬件的示例。

图6图示出用于处理VCVTNEPS2BF16指令的方法的示例。

图7图示出用于VCVTNEPS2BF16指令的指令编码的示例。

图8图示出用于VCVTNEPS2BF16指令的指令伪代码的示例。

图9图示出用于处理VCVTNE2PS2PH或VCVTNE2PS2BF16指令的方法的示例。

图10图示出用于VCVTNE2PS2PH指令的指令编码的示例。

图11图示出用于VCVTNE2PS2PH指令的指令伪代码的示例。

图12图示出示例性系统的示例。

图13图示出可具有多于一个的核心、可具有集成存储器控制器、并且可具有集成图形器件的处理器的示例的框图。

图14(A)是图示出根据示例的示例性有序管线和示例性寄存器重命名、乱序发出/执行管线两者的框图。

图14(B)是图示根据示例的要包括在处理器中的有序体系结构核心的示例性示例和示例性寄存器重命名、乱序发出/执行体系结构核心两者的框图。

图15图示出(一个或多个)执行单元电路的示例，诸如图14(B)的(一个或多个)执行单元电路。

图16是根据一些示例的寄存器体系结构的框图。

图17图示出指令格式的示例。

图18图示出寻址字段的示例。

图19图示出第一前缀的示例。

图20(A)-图20(D)图示出如何使用第一前缀1701(A)的R、X和B字段的示例。

图21(A)-图21(B)图示出第二前缀的示例。

图22图示出第三前缀的示例。

图23图示根据示例的对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。