[发明专利]用于产生全速扫描测试时钟信号的方法及系统

说明书

本发明公开了一种用于产生全速扫描测试时钟信号的方法，包括检测测试信号；基于测试信号，生成包括多个传递时钟、发射时钟和捕获时钟的测试时钟信号，传递时钟、发射时钟和捕获时钟的周期相同，根据周期和待测试芯片所需的高频时钟频率调整测试时钟信号的发射时钟和捕获时钟的上升沿或下降沿。本发明时钟传递阶段、发射阶段和捕获阶段的时钟周期相同，只是对测试时钟信号发射阶段和捕获阶段的波形的上升沿或下降沿的时间点进行调整，从而使芯片在捕获阶段可以接收到所需的高频时钟频率信号；因此，可以通过波形控制达到输出高频的目的，省去芯片额外的OCC电路结构，节约芯片面积。

技术领域

本发明涉及电路测试技术领域，更特别地，涉及一种用于产生全速扫描测试时钟信号的方法及系统。

背景技术

在数字电路测试过程中，一般使用全速(at-speed)测试作为对高速芯片测试电路传输延迟引发的延迟故障模型。测试在时钟传递(scan shift)过程中，使用ATE（AutomaticTest Equipment）测试设备产生的低频时钟，在发射(scan launch)和捕获(scan capture)阶段，一般使用OCC电路(on chip clocking Controllers)结构，由芯片内部产生高频。因此，测试过程中需要芯片内外部转换达到不同时钟频率切换来测试at-speed的目的。

由于在正常传递阶段与发射和捕获阶段，会存在芯片内外部时钟的转换，并且芯片内部必须设计OCC电路来产生高频时钟。额外的芯片设计会增大芯片面积，导致芯片成本增加，同时对芯片设计的实现难度增加，流片失败率增大。

基于此，需要一种新的解决方案。

发明内容

根据本发明的一方面，提供一种用于产生全速扫描测试时钟信号的方法，包括以下步骤：

检测测试信号；

基于所述测试信号，生成测试时钟信号，所述测试时钟信号包括多个传递时钟、发射时钟和捕获时钟。所述传递时钟、所述发射时钟和所述捕获时钟的周期相同，根据所述周期和待测试芯片所需的高频时钟频率调整测试时钟信号的所述发射时钟和所述捕获时钟的上升沿或下降沿。

在本发明提供的用于产生全速扫描测试时钟信号的方法中，所述测试信号为扫描使能信号。

在本发明提供的用于产生全速扫描测试时钟信号的方法中，所述扫描使能信号为高电平时，输出周期为N的多个传递时钟；所述扫描使能信号为低电平时，输出所述发射时钟和所述捕获时钟。

在本发明提供的用于产生全速扫描测试时钟信号的方法中，所述周期、所述高频时钟频率和所述发射时钟和所述捕获时钟的上升沿满足以下关系：N-A+B=1/f，其中，N为传递时钟的周期，A为发射时钟的波形起点到上升沿的时间，B为捕获时钟的波形起点到上升沿的时间，f为待测试芯片所需的高频时钟频率。

在本发明提供的用于产生全速扫描测试时钟信号的方法中，所述周期、所述高频时钟频率和所述发射时钟和所述捕获时钟的下降沿满足以下关系：N-C+D=1/f，其中，N为传递时钟的周期，C为发射时钟的波形起点到下降沿的时间，D为捕获时钟的波形起点到下降沿的时间，f为待测试芯片所需的高频时钟频率。

根据本发明的另一方面，还提供一种用于产生全速扫描测试时钟信号的系统，包括：

检测模块，检测测试信号；

测试时钟信号生成模块，用于基于所述测试信号，生成测试时钟信号，所述测试时钟信号包括多个传递时钟、发射时钟和捕获时钟。所述传递时钟、所述发射时钟和所述捕获时钟的周期相同，根据所述周期和待测试芯片所需的高频时钟频率调整测试时钟信号的所述发射时钟和所述捕获时钟的上升沿或下降沿。

在本发明提供的用于产生全速扫描测试时钟信号的系统中，所述测试信号为扫描使能信号。