[发明专利]具有写辅助的存储器电路和方法

说明书

本公开涉及具有写辅助的存储器电路和方法。存储器电路包括存储器单元列。列选择电路通过位线耦合到存储器单元列。列选择电路在向存储器单元列中的至少一个存储器单元的写操作期间响应于写控制信号而将位线的电压拉向预定电压。写使能电路生成写使能信号。再生中继器电路通过位线耦合到存储器单元列。再生中继器电路在写操作期间响应于写使能信号而将位线的电压拉向预定电压。

政府利益声明

本公开是在政府支持下根据DARPA授予的协议号HR0011-21-3-0001完成的。政府对本公开享有一定的权利。

技术领域

本公开涉及电子电路，并且更具体地，涉及具有写辅助的存储器电路和方法。

背景技术

许多类型的集成电路(IC)具有包括存储器单元阵列的存储器电路。每个存储器单元存储一个或多个数字位。存储器阵列中的存储器单元通常排列成行和列。存储器单元可以是例如随机存取存储器(RAM)，例如静态RAM(SRAM)或动态RAM(DRAM)。

发明内容

根据本公开的一个实施例，提供了一种存储器电路，包括：存储器阵列电路，包括存储器单元的第一列；列选择电路，通过第一位线耦合到所述存储器单元的第一列，其中，在向所述第一列中的至少一个存储器单元的第一写操作期间，所述列选择电路响应于第一写控制信号而将所述第一位线的电压拉向预定电压；写使能电路，生成写使能信号；以及第一再生中继器电路，通过所述第一位线耦合到所述存储器单元的第一列，其中，所述第一再生中继器电路在所述第一写操作期间响应于所述写使能信号而将所述第一位线的电压拉向所述预定电压。

根据本公开的一个实施例，提供了一种存储器电路，包括：存储器阵列电路，包括耦合到位线的存储器单元列和耦合到参考位线的时序电路；列选择电路，通过所述位线耦合到所述存储器单元列；写驱动器电路，耦合到所述列选择电路；以及第一电容器，耦合到所述写驱动器电路，其中，在向至少一个存储器单元的写操作期间，所述时序电路调整所述参考位线的电压以引起对所述第一电容器上的电压的调整，并且其中，所述写驱动器电路和所述列选择电路响应于对所述第一电容器上的电压的调整，而将所选位线的电压减小到低于预定电压。

根据本公开的一个实施例，提供了一种用于将数据写入存储器电路的方法，所述方法包括：在向存储器电路中的存储器单元列的第一写操作期间，响应于第一写控制信号，利用列选择电路将第一位线的电压朝向预定电压驱动，其中，所述列选择电路通过第一位线耦合到所述存储器单元列；利用写使能电路生成写使能信号；以及在所述第一写操作期间，响应于所述写使能信号，利用第一再生中继器电路将所述第一位线的电压朝向所述预定电压驱动，其中，所述第一再生中继器电路通过所述第一位线耦合到所述存储器单元列。

附图说明

图1示出了包括再生中继器电路的存储器电路的示例。

图2示出了图1的再生中继器电路的示例。

图3示出了存储器电路的示例，该存储器电路包括具有存储器单元和虚设时序电路的时序列的存储器阵列电路。

图4A示出了能够用作图1的存储器阵列电路和/或图3的存储器阵列电路中的每个存储器单元的存储器电路的示例。

图4B示出了能够用作图3的存储器阵列电路中的时序电路的时序列中的每个时序电路的时序电路的示例。

图5是示出图3所示的存储器电路中的10个信号的波形示例的时序图。

图6示出了包括图1和图3的存储器电路中的至少一者的可编程逻辑集成电路(IC)。

具体实施方式