[发明专利]电路健壮性验证装置及验证方法

说明书

本申请提供了一种电路健壮性验证装置及验证方法。健壮性测试方法包括：对于待验证电路，将至少部分测试数据输入到待验证电路中，得到至少部分测试数据中每条测试数据的测试结果；基于待验证电路的标准数据、标准结果和至少部分测试数据中每条测试数据的测试结果，得到至少部分测试数据中每条测试数据对应的比对结果，每一比对结果为匹配或不匹配；统计比对结果为匹配的测试数据的数量，得到统计结果，若统计结果满足测试通过条件，则对待验证电路的健壮性测试成功，输出验证成功信号；其中：测试通过条件包括比对结果为匹配的测试数据的数量大于预设数量。本申请能够更全面、更真实的对电路健壮性进行验证。

技术领域

本申请涉及电路验证技术领域，具体而言，本申请涉及一种电路健壮性验证装置及验证方法。

背景技术

目前集成电路(Integrated Circuit，IC)在运行时，不可避免地会遇到一些外界的干扰，异常的操作或干扰可能会使得集成电路的功能出错，因此需要对所设计的电路进行健壮性测试来提高所设计的电路的稳定性。

目前相关技术中，通常是在电路开发前的仿真阶段加入健壮性测试来检查电路的稳定性，但这种方式无法全面的对电路健壮性进行验证。

发明内容

本申请针对现有方式的缺点，提出一种电路健壮性验证装置及验证方法，用以全面的对电路健壮性进行验证。

第一个方面，本申请实施例提供了一种电路健壮性验证装置，其特征在于，包括：

FPGA平台的第一子卡，与待验证电路连接，被配置为对待验证电路施加多个测试激励源；

FPGA平台的微控制单元，与待验证电路连接，被配置为对待验证电路加载多个测试寄存器设定参数；

测试单元，与所述待验证电路连接，被配置为基于所述待验证电路的标准数据、标准结果和至少部分测试数据中每条测试数据的测试结果，得到至少部分测试数据中每条测试数据对应的比对结果，每一所述比对结果为匹配或不匹配；以及，统计比对结果为匹配的测试数据的数量，得到统计结果，若统计结果满足测试通过条件，则对所述待验证电路的健壮性测试成功，输出验证成功信号；其中：

所述测试通过条件包括比对结果为匹配的测试数据的数量大于预设数量；所述测试数据包括所述多个测试激励源，和/或，所述多个测试寄存器设定参数。

可选地，所述测试单元还被配置为若统计结果不满足测试通过条件，输出验证失败信号。

可选地，所述测试单元包括FPGA平台的第二子卡和显示器件；

所述FPGA平台的第二子卡，用于基于所述待验证电路的标准数据、标准结果和至少部分测试数据中每条测试数据的测试结果，得到至少部分测试数据中每条测试数据对应的比对结果，每一所述比对结果为匹配或不匹配；以及，统计比对结果为匹配的测试数据的数量，得到统计结果，若统计结果满足测试通过条件，输出验证成功信号；

所述显示器件，用于显示至少部分测试数据中每条测试数据对应的比对结果，以及显示所述统计结果。

第二个方面，本申请实施例提供了一种采用上述电路健壮性验证装置验证电路健壮性的方法，包括：

对于待验证电路，将至少部分测试数据输入到待验证电路中，得到至少部分测试数据中每条测试数据的测试结果；

基于所述待验证电路的标准数据、标准结果和至少部分测试数据中每条测试数据的测试结果，得到至少部分测试数据中每条测试数据对应的比对结果，每一所述比对结果为匹配或不匹配；

统计比对结果为匹配的测试数据的数量，得到统计结果，若统计结果满足测试通过条件，则对所述待验证电路的健壮性测试成功，输出验证成功信号；其中：所述测试通过条件包括比对结果为匹配的测试数据的数量大于预设数量。