[发明专利]电路健壮性验证装置及验证方法

权利要求书

1.一种电路健壮性验证装置，其特征在于，包括：

FPGA平台的第一子卡，与待验证电路连接，被配置为对待验证电路施加多个测试激励源；

FPGA平台的微控制单元，与待验证电路连接，被配置为对待验证电路加载多个测试寄存器设定参数；

测试单元，与所述待验证电路连接，被配置为基于所述待验证电路的标准数据、标准结果和至少部分测试数据中每条测试数据的测试结果，得到至少部分测试数据中每条测试数据对应的比对结果，每一所述比对结果为匹配或不匹配；以及，统计比对结果为匹配的测试数据的数量，得到统计结果，若统计结果满足测试通过条件，则对所述待验证电路的健壮性测试成功，输出验证成功信号；其中：

所述测试通过条件包括比对结果为匹配的测试数据的数量大于预设数量；所述测试数据包括所述多个测试激励源，和/或，所述多个测试寄存器设定参数。

2.根据权利要求1所述的电路健壮性验证装置，其特征在于，所述测试单元还被配置为若统计结果不满足测试通过条件，输出验证失败信号。

3.根据权利要求1所述的电路健壮性验证装置，其特征在于，所述测试单元包括FPGA平台的第二子卡和显示器件；

所述FPGA平台的第二子卡，用于基于所述待验证电路的标准数据、标准结果和至少部分测试数据中每条测试数据的测试结果，得到至少部分测试数据中每条测试数据对应的比对结果，每一所述比对结果为匹配或不匹配；以及，统计比对结果为匹配的测试数据的数量，得到统计结果，若统计结果满足测试通过条件，输出验证成功信号；

所述显示器件，用于显示至少部分测试数据中每条测试数据对应的比对结果，以及显示所述统计结果。

4.一种采用权利要求1-3任一项所述的电路健壮性验证装置验证电路健壮性的方法，其特征在于，包括：

对于待验证电路，将至少部分测试数据输入到待验证电路中，得到至少部分测试数据中每条测试数据的测试结果；

基于所述待验证电路的标准数据、标准结果和至少部分测试数据中每条测试数据的测试结果，得到至少部分测试数据中每条测试数据对应的比对结果，每一所述比对结果为匹配或不匹配；

统计比对结果为匹配的测试数据的数量，得到统计结果，若统计结果满足测试通过条件，则对所述待验证电路的健壮性测试成功，输出验证成功信号；其中：所述测试通过条件包括比对结果为匹配的测试数据的数量大于预设数量。

5.根据权利要求4所述的验证电路健壮性的方法，其特征在于，基于测试数据对待验证电路重复执行以下操作，直至比对结果为不匹配：

将一条未测试的测试数据输入到所述待验证电路中，得到第一测试结果；

基于所述标准数据、所述标准结果和所述第一测试结果，得到比对结果，比对结果为匹配。

6.根据权利要求5所述的验证电路健壮性的方法，其特征在于，基于所述标准数据、所述标准结果和所述第一测试结果，得到比对结果，比对结果为匹配，包括：

将当前的所述第一测试结果和所述标准结果比对，若二者不匹配，输出验证成功信号，若二者匹配，则停止输入未测试的测试数据，并输出验证失败信号；

当接收到验证成功信号时，基于所述验证成功信号，将所述标准数据输入到待验证电路中，得到当前的所述第一测试结果对应的验证结果；

将当前的所述验证结果与所述标准结果比对，得到比对结果，所述比对结果为匹配。

7.根据权利要求6所述的验证电路健壮性的方法，其特征在于，将当前的所述验证结果与所述标准结果比对，得到比对结果，若比对结果为不匹配时，还有未测试的测试数据，则对于待验证电路，停止输入未测试的测试数据，并输出验证失败信号；

所述基于所述标准数据、所述标准结果和所述第一测试结果，得到比对结果后，还包括：

统计当前已测试的测试数据的数量，得到当前的统计结果。