[发明专利]FPGA资源高效利用的可重构分数阶计算系统

说明书

本发明公开了一种FPGA资源高效利用的可重构分数阶计算系统，输入数据经数据预处理模块归一化并转换为单精度浮点数后，控制模块接收用户设置的二项式系数理论计算参数和二项式系数分段线性拟合参数，控制二项式系数拟合模块计算二项式系数并进行分段线性拟合，根据拟合结果对固定窗口长度计算模块和分段线性函数计算模块所需的配置参数并进行配置，配置完毕后启动固定窗口长度计算模块和分段线性函数计算模块进行分数阶运算，得到输入数据的分数阶计算结果。本发明基于带误差补偿的固定窗口(FWL)和多段线性函数(PWL)，在FPGA平台上实现实时可重构的分数阶计算系统，在提高FPGA资源利用效率的同时，保证分数阶计算的精度和效率。

技术领域

本发明属于数字信号处理技术领域，更为具体地讲，涉及一种FPGA资源高效利用的可重构分数阶计算系统。

背景技术

分数阶计算(FC)是将整数阶微分和积分运算推广到非整数，它能够更加准确和真实地描述物理、生物、化学、电气等自然现象。当前，分数阶微积分运算已被广泛应用于滑膜控制、多维混沌系统、微弱信号检测、语音加密、数字滤波、忆阻器、图像识别、神经元模拟等多个技术领域。

目前分数阶微积分的计算方法主要有Grünwald-Letnikov(GL),Caputo和Riemann-Liouville(RL)，分数阶计算最为通用的硬件实现方法分别是模拟方法(or连续方法)和数字方法(or离散方法)。模拟方法主要是采用商用的无源器件(电阻、电容)和有源器件(运算放大器、乘法器、CCII、模拟开关)进行电路设计、PCB制作和调试。任意波形发生器(AWG)和数字示波器(DO)被用于产生激励信号和显示FC结果。在模拟方法中通常采用ValsaCPE和ASCI进行数阶微分或者积分运算。数字方法主要是通过幂级数展开(PSE)、麦克劳林展开、泰勒级数和直接方法实现分数阶计算，然而使用基于GL定义的有限内存方法是最直接和高效率的方法，这也是目前大多数学者普遍使用的方法。任何数字实现方法都需要考虑计算速度和精度的平衡。更大的内存空间有助于提高分数阶计算的计算精度，也意味着需要更长的计算时间。这使得基于微处理器的分数阶系统的硬件平台难以实现。

发明内容

本发明的目的在于克服现有技术的不足，提供一种FPGA资源高效利用的可重构分数阶计算系统，基于带误差补偿的固定窗口(FWL)和多段线性函数(PWL)，在FPGA平台上实现实时可重构的分数阶计算系统，在提高FPGA资源利用效率的同时，保证分数阶计算的精度和效率。

为了实现上述发明目的，本发明FPGA资源高效利用的可重构分数阶计算系统包括数据预处理模块、控制模块、二项式系数拟合模块、固定窗口长度计算模块和分段线性函数计算模块，其中数据预处理模块、固定窗口长度计算模块和分段线性函数计算模块在FPGA中实现，其中：

数据预处理模块用于对输入数据归一化至范围[-1,1]并转换为单精度浮点数，然后将处理得到的数据x(n)发送至固定窗口长度计算模块和分段线性函数计算模块；

控制模块用于接收用户设置的二项式系数理论计算参数，包括分数阶阶次α和总窗口长度WL_s，以及二项式系数分段线性拟合参数，包括固定窗口长度WL、拟合段数K和每段拟合二项式系数的数量L_k，k＝1,2,…,K，其中并将二项式系数理论计算参数和二项式系数分段线性拟合参数发送至二项式系数拟合模块；控制模块接收到二项式系数拟合模块反馈的WL二项式系数b(0):b(WL-1)和每段分段线性函数的斜率β_k后，计算得到固定窗口长度计算模块和分段线性函数计算模块所需的配置参数并进行配置，配置完毕后启动固定窗口长度计算模块和分段线性函数计算模块进行分数阶运算，参数计算和配置方法如下：