[发明专利]一种光学芯片衬底结构及其制备方法

权利要求书

1.一种光学芯片衬底结构，其特征在于，包括依次层叠的衬底结构(1)、压电薄膜层(2)、波导层(3)和硅薄膜层(4)；

所述波导层(3)包括沿第一方向交替排列的波导(31)和隔离结构(32)；所述第一方向为垂直于所述衬底结构(1)的轴线的方向；

所述波导(31)的材料包括氮化硅；所述压电薄膜层(2)的材料为铌酸锂。

2.根据权利要求1所述的光学芯片衬底结构，其特征在于，所述波导(31)的宽度范围为0.5～5微米；

所述隔离结构(32)的宽度大于10微米。

3.根据权利要求1所述的光学芯片衬底结构，其特征在于，所述隔离结构(32)的厚度与所述波导(31)的厚度的差值大于等零，且小于等于300纳米。

4.根据权利要求1所述的光学芯片衬底结构衬底结构，其特征在于，所述波导层(3)与所述硅薄膜层(4)之间设有隔离层；

所述隔离层的材料与所述隔离结构(32)的材料相同。

5.根据权利要求1所述的光学芯片衬底结构衬底结构，其特征在于，所述隔离层的厚度范围为0～300纳米。

6.根据权利要求1所述的光学芯片衬底结构，其特征在于，所述衬底结构(1)包括层叠的支撑衬底(11)和低折射率层(12)。

7.根据权利要求6所述的光学芯片衬底结构，其特征在于，所述支撑衬底(11)的材料为硅、氧化硅、蓝宝石、金刚石、氮化铝、石英、氮化镓和碳化硅中的任一种；

所述低折射率层(12)的材料包括二氧化硅。

8.根据权利要求1所述的光学芯片衬底结构，其特征在于，所述压电薄膜层(2)的厚度范围为200～1000纳米；

所述硅薄膜层(4)的厚度范围为100～500纳米。

9.根据权利要求1所述的光学芯片衬底结构，其特征在于，所述隔离结构(32)的材料包括二氧化硅；

所述硅薄膜层(4)的材料包括单晶硅。

10.一种制备如权利要求1-9任一项所述的光学芯片衬底结构的方法，其特征在于，包括：

提供一绝缘衬底上的硅(Silicon-On-Insulator，SOI)衬底；

对所述绝缘衬底上的硅衬底的表面进行氧化处理，得到表面具有氧化层(6)的SOI衬底；

对所述氧化层(6)进行图形化处理，得到图形化后SOI衬底；所述图形化后SOI衬底的表面具有多个间隔的凹槽；

利用低压化学气相沉积法在所述多个间隔的凹槽中沉积波导(31)；所述波导(31)的材料包括氮化硅；

提供一压电薄膜结构；

将所述压电薄膜结构的压电薄膜层(2)与所述SOI衬底的波导(31)进行键合处理，得到键合后结构；所述压电薄膜层(2)的材料为铌酸锂；

去除所述SOI衬底中远离所述波导(31)的硅层和二氧化硅层，得到所述光学芯片衬底结构。

11.根据权利要求10所述的方法，其特征在于，所述键合过程中，键合真空度应小于10^-3毫巴；

键合温度大于50℃。

12.根据权利要求10所述的方法，其特征在于，去除所述SOI衬底中远离波导(31)的硅层和二氧化硅层的方法包括机械研磨法和化学试剂选择性去除法。

13.根据权利要求10所述的方法，其特征在于，所述压电薄膜结构包括依次层叠的支撑衬底(11)、低折射率层(12)和压电薄膜层(2)；

当所述支撑衬底(11)的材料为硅时，所述将所述压电薄膜结构的压电薄膜层(2)与所述SOI衬底的波导(31)进行键合处理，得到键合后结构之前，还包括：

在所述压电薄膜的支撑衬底(11)上沉积阻挡层(5)；

所述去除所述SOI衬底中远离波导(31)的硅层和二氧化硅层，得到所述光学芯片衬底结构，包括：

去除所述SOI衬底中远离波导(31)的硅层；

利用化学试剂选择性去除法去除所述SOI衬底中远离波导(31)的二氧化硅层和所述阻挡层(5)，得到所述光学芯片衬底结构。