[发明专利]基于时钟相位调整的同步电路

说明书

本发明提供一种基于时钟相位调整的同步电路，包括：时钟分频电路，用于对输入的系统时钟产生分频时钟信号；相位检测电路，与所述时钟分频电路连接，用于根据输入的同步参考信号和所述分频时钟信号获取相位偏移值；相位调整电路，与所述时钟分频电路和所述相位检测电路连接，用于根据所述相位偏移值调整输入的所述分频时钟信号的相位，得到相位调整后的所述分频时钟信号；同步器电路，与所述相位调整电路连接，用于根据相位调整后的所述分频时钟信号和所述同步参考信号获取本地同步参考信号。本发明能够根据参考信号和分频时钟的相位关系实时快速调整时钟相位，不丢失时钟的采样边沿，可应用于对采样精度要求较高的集成电路中。

技术领域

本发明属于集成电路技术领域，具体涉及到一种基于时钟相位调整的同步电路。

背景技术

多芯片同步技术广泛应用于通信、雷达、分布式数据采集等需要确定时间关系的系统中，用于多个芯片或子系统之间的时间协同；系统级的同步一般是采用高精度的时钟源或者同源脉冲信号作为参考信号sysref，参考信号分发到各个子系统时有确定的延时，在各子系统内部用参考信号sysref同步本地时钟，从而将所有的子系统同步到同一个参考信号sysref。

在现有的技术中，将本地时钟同步到参考信号sysref的方法主要是使用参考信号sysref强制将时钟信号相位清零来实现，这种方法的优点是实现电路简单，只需要模拟电路设计出相位清零电路即可实现，缺点是这种方案对参考信号sysref要求较高，sysref的偏移(skew)和抖动(jitter)会造成时钟边沿的丢失。

发明内容

本发明提供一种基于时钟相位调整的同步电路，以解决现有的同步方法中对参考信号要求高，易造成造成时钟边沿丢失的问题。

基于上述目的，本发明实施例提供了一种基于时钟相位调整的同步电路，包括：时钟分频电路，用于对输入的系统时钟产生分频时钟信号；相位检测电路，与所述时钟分频电路连接，用于根据输入的同步参考信号和所述分频时钟信号获取相位偏移值；相位调整电路，与所述时钟分频电路和所述相位检测电路连接，用于根据所述相位偏移值调整输入的所述分频时钟信号的相位，得到相位调整后的所述分频时钟信号；同步器电路，与所述相位调整电路连接，用于根据相位调整后的所述分频时钟信号和所述同步参考信号获取本地同步参考信号。

可选的，所述时钟分频电路对所述系统时钟进行分频处理，获取需要的n分频时钟信号，n＝2^N，N为整数。

可选的，所述时钟分频电路对所述系统时钟进行分频处理，获取N+1个分频时钟信号，其中第i个分频时钟信号为2^i-1分频时钟信号，i＝1，2，…，N+1。

可选的，所述相位检测电路检测所述同步参考信号与所述分频时钟信号的相位关系，并根据所述相位关系获取n比特位的相位偏移值。

可选的，所述相位检测电路以半个系统时钟为单位，多次采集获取相位偏移值，并对多次采集结果进行算术平均，得到最终的所述相位偏移值。

可选的，所述相位调整电路将输入的所述时钟分频信号的相位偏移所述相位偏移值，得到与所述同步参考信号同步的相位调整后的所述分频时钟信号。

可选的，所述相位调整电路根据所述相位偏移值以所述系统时钟的半周期为步进，在0至2^N-1个半周期的2^N个相位之间切换，得到与所述同步参考信号同步的相位调整后的所述分频时钟信号。

可选的，所述同步器电路根据相位调整后的所述分频时钟信号对所述同步参考信号进行采样，得到所述本地同步参考信号。

可选的，所述同步器电路还根据调整后的所述分频时钟信号和所述同步参考信号之间的相位关系判断是否发生相位偏移，并根据相位偏移情况向所述相位调整电路返回一组控制字。