[发明专利]三阱区内的电熔丝和三阱区上的栅极结构

说明书

本公开涉及半导体结构，更具体地涉及位于三阱上的电熔丝和栅极结构及制造方法。该结构包括：衬底，其包括有界区域；栅极结构，其形成在有界区域内；以及电熔丝，其形成在有界区域内并电连接到栅极结构。

技术领域

本公开涉及半导体结构，更具体地涉及三阱区上的电熔丝(eFuse)和栅极结构及制造方法。

背景技术

电熔丝(电子熔丝)是一种用于计算机芯片的微观熔丝。电熔丝允许对芯片进行动态实时重新编程。例如，通过使用一组电熔丝，芯片制造商可以允许芯片上的电路在其运行时变化。

电熔丝可以由硅或金属迹线制成。这些迹线比芯片上的其他迹线弱，从而在这些其他迹线失效之前失效。以这种方式，例如，通过电迁移，电熔丝可以熔断，并且可以在操作期间对芯片进行编程。然而，电熔丝需要大的芯片面积，特别是在仅在三阱区中提供FET的技术中。例如，在这种布局中，电熔丝最多可以使用12％的芯片面积。

发明内容

在本公开的一方面，一种结构包括：衬底，其包括有界区域；栅极结构，其形成在所述有界区域内；以及电熔丝，其形成在所述有界区域内并电连接到所述栅极结构。

在本公开的一方面，一种结构包括：衬底，其包括由阱界定的区域；至少一个浅沟槽隔离结构，其位于由所述阱界定的所述区域内；栅极结构，其位于由所述阱界定的所述区域上方；以及电熔丝，其电连接到所述栅极结构并位于由所述阱界定的所述区域内的所述至少一个浅沟槽隔离结构上方。

在本公开的一方面，一种方法包括：在衬底中形成由阱包围的有界区域；在所述有界区域内形成至少一个浅沟槽隔离结构；在所述有界区域上方形成栅极结构；以及形成电连接到所述栅极结构的电熔丝，所述电熔丝形成在所述有界区域内的所述至少一个浅沟槽隔离结构上方。

附图说明

在下面的详细描述中，借助本公开的示例性实施例的非限制性示例，参考所提到的多个附图来描述本公开。

图1示出了根据本公开的一些方面的除其他特征之外的三阱区以及相应的制造工艺。

图2示出了根据本公开的一些方面的除其他特征之外的三阱区上方的电熔丝以及相应的制造工艺。

图3示出了根据本公开的一些方面的除其他特征之外的三阱区上方的电熔丝上的硅化物以及相应的制造工艺。

图4示出了根据本公开的一些方面的除其他特征之外的到三阱区上方的电熔丝的接触以及相应的制造工艺。

图5示出了除其他特征之外的三阱区上方的栅极结构和电熔丝的俯视图。

图6示出了根据本公开的附加方面的除其他特征之外的掩埋非晶半导体层上方的电熔丝以及相应的制造工艺。

具体实施方式

本公开涉及半导体结构，更具体地涉及三阱区上方的栅极结构和电熔丝及制造方法。更具体地，电熔丝结构包括与编程场效应晶体管(FET)相结合的三阱区(例如，环)内的硅化物多晶硅电熔丝。有利地，三阱区内的硅化物多晶硅电熔丝可以在电熔丝阵列基元(array cell)中提供显著的面积节省。例如，与已知的电熔丝布局相比，在三阱区内使用硅化物多晶硅电熔丝可以在8位电熔丝阵列基元中节省58％的面积。

在更具体的实施例中，可以在具有编程FET的三阱区顶部上设置硅化多晶硅电熔丝；也就是，硅化多晶硅电熔丝可以与编程FET共用相同的三阱区。在另外的实施例中，电熔丝、编程FET和束缚二极管(tie down diode)可以共用相同的三阱区。束缚二极管可以防止在制造过程中发生并且可能导致阱和/或栅极损坏的等离子体充电。还可以设想，在相同的三阱区中为电熔丝阵列提供所有平行的位基元(bit cell)。在另外的实施例中，可以用掩埋多晶硅层替代三阱区。通过将电熔丝和FET分组在相同的三阱内(或掩埋多晶硅材料上方)，现在可以实现紧凑的设计布局。