[发明专利]芯片分析方法、装置、电子设备及存储介质

权利要求书

1.一种芯片分析方法，所述方法包括：

获得所述芯片的失效定位结果和第一DFM模型针对所述芯片生成的第一薄弱分析结果，所述失效定位结果包括所述芯片的可疑失效层和每个可疑失效层中的可疑失效位置，所述第一薄弱分析结果包括所述芯片的第一薄弱层和每个第一薄弱层中的第一薄弱位置；所述第一DFM模型是一种具有图形匹配热点分析功能的DFM模型，所述第一薄弱分析结果是基于所述图形匹配热点分析功能得到的结果；

针对指向同一层芯片结构的可疑失效层和第一薄弱层，进行可疑失效位置和第一薄弱位置的比较，并根据可疑失效位置和第一薄弱位置的重叠情况，从可疑失效位置中确定候选失效位置；

其中，每个可疑失效位置包括一个可疑失效结构的版图范围；每个第一薄弱位置包括一个薄弱结构的版图范围；所述针对指向同一层芯片结构的可疑失效层和第一薄弱层，进行可疑失效位置和第一薄弱位置的比较，包括：针对指向同一层芯片结构的可疑失效层和第一薄弱层，对该可疑失效层中的可疑失效结构的版图范围和该第一薄弱层中的薄弱结构的版图范围进行叠加，确定是否存在版图范围重叠。

2.根据权利要求1所述的方法，所述失效定位结果还包括每个可疑失效位置的失效原因，所述第一薄弱分析结果还包括每个第一薄弱位置的第一薄弱原因；

所述根据可疑失效位置和第一薄弱位置的重叠情况，从可疑失效位置中确定候选失效位置，包括：

针对存在重叠的可疑失效位置和第一薄弱位置，判断目标失效原因和目标第一薄弱原因是否匹配，所述目标失效原因为所述存在重叠的可疑失效位置的失效原因，所述目标第一薄弱原因为存在重叠的第一薄弱位置的第一薄弱原因；如果匹配，则将所述存在重叠的可疑失效位置确定为候选失效位置。

3.根据权利要求2所述的方法，所述方法还包括：

获得第二DFM模型针对所述芯片生成的第二薄弱分析结果，所述第二薄弱分析结果包括所述芯片的第二薄弱层、每个第二薄弱层中的第二薄弱位置、以及每个第二薄弱位置的第二薄弱原因；

针对指向同一层芯片结构的候选失效层和第二薄弱层，进行候选失效位置和第二薄弱位置的比较，其中，所述候选失效层是指所述候选失效位置对应的可疑失效层；

根据候选失效位置和第二薄弱位置的重叠情况，以及候选失效位置的失效原因和第二薄弱位置的第二薄弱原因的匹配情况，确定每个候选失效位置的优先级，其中，与第二薄弱位置存在重叠、且失效原因与第二薄弱原因相匹配的候选失效位置，其优先级高于其余候选失效位置的优先级，所述优先级用于确定候选失效位置在失效分析期间的分析顺序，优先级越高的候选失效位置越先被分析。

4.根据权利要求2所述的方法，所述方法还包括：

根据每个候选失效位置的失效原因，确定每种失效原因在所有候选失效位置的所有失效原因中的占比；

根据每种失效原因的所述占比，确定每个候选失效位置的优先级，其中，失效原因的所述占比越高，该失效原因对应的候选失效位置的优先级越高，所述优先级用于确定候选失效位置在失效分析期间的分析顺序，优先级越高的候选失效位置越先被分析。

5.根据权利要求1所述的方法，在确定候选失效位置后，所述方法还包括：

针对所述候选失效位置进行失效分析，以判断所述候选失效位置是否是实际失效位置。

6.根据权利要求5所述的方法，所述方法还包括：

在根据所述失效分析没有判断出所述候选失效位置是否是实际失效位置的情况下，控制纳米探针对所述候选失效位置处的元器件进行检测，以判断所述候选失效位置是否是实际失效位置。