[发明专利]基于自定义RISC-V指令的卷积神经网络协处理器数据量化方法

说明书

本发明公开了基于自定义RISC‑V指令的卷积神经网络协处理器数据量化方法，包括以下步骤：步骤一，取指令；步骤二，解析指令；步骤三，解析出指令LRELU并执行；步骤四，解析出指令LBIAS并执行；步骤五，解析出量化指令REPO并执行；步骤六，解析出写内存指令SP并执行；所述步骤一中，若需要读取RS1、RS2或RD寄存器，则将读取出来的数值一起送入nice核；所述nice核即协处理器，通过nice接口与E203核建立数据连接；所述nice接口包括nice控制器和数据提取器；本发明基于RISC‑V开源软核进行开发，通过自定义指令设计神经网络协处理器中的量化单元，节约了大量存储空间，执行同样的量化操作时需要的指令少，具有消耗乘加法器资源少、灵活性高的优点。

技术领域

本发明涉及计算机技术领域，具体为基于自定义RISC-V指令的卷积神经网络协处理器数据量化方法。

背景技术

随着科技发展，人工智能逐渐在生产生活领域抬头，而神经网络的研究和应用一直是人工智能的一个核心，神经网络可以为广泛的应用提供高精度的推理。随着神经网络的深入化和复杂化，神经网络所需要的资源和内存与日俱增，为了让更高效率的网络部署在低功耗的soc中，神经网络的压缩算法必不可少。量化是神经网络压缩的主要途径之一，即将32bit或者64bit表达的浮点数用8bit等占用较少内存空间的形式进行存储，实现神经网络压缩；在现有的技术中，神经网络压缩方式往往部署在FPGA或者ASIC上，存在灵活性不足或者是开发成本过高的问题，针对不同的神经网络往往需要重新配置。

发明内容

本发明的目的在于提供基于自定义RISC-V指令的卷积神经网络协处理器数据量化方法，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：基于自定义RISC-V指令的卷积神经网络协处理器数据量化方法，包括以下步骤：步骤一，取指令；步骤二，解析指令；步骤三，解析出指令LRELU并执行；步骤四，解析出指令LBIAS并执行；步骤五，解析出量化指令REPO并执行；步骤六，解析出写内存指令SP并执行；

其中在上述步骤一中，取出存在E203核ITCM中的指令，经过译码发现是自定义指令后，将指令通过nice接口送入nice核；

其中在上述步骤二中，nice核译码单元译码指令，进一步解析指令作用，若解析出来读特征图、BIAS、卷积核或其他指令时，则通过ICB握手协议请求读DTCM中的数据，并写入nice核的缓存中；

其中在上述步骤三中，假定步骤二中，量化数据读入完毕，若接下来解析出指令LRELU，则通过ICB握手协议请求读DTCM中的zero_point、scale、shift、maxdata、mindata数据，并写入nice核的量化激活单元中；

其中在上述步骤四中，假定步骤二中，量化数据读入完毕，若接下来解析出指令LBIAS，则通过ICB握手协议请求读DTCM中的bias数据，并写入nice核的bias累加单元中；

其中在上述步骤五中，假定步骤二、步骤三和步骤四完成，若接下来解析出量化指令REPO，则开启bias累加单元、量化激活单元和池化单元，并将处理后的数据写入输出缓存中；

其中在上述步骤六中，假定前五个步骤完成，若接下来解析出写内存指令SP，则通过ICB握手协议将nice核缓存写入E203核外设SRAM中。

优选的，所述步骤一中，E203核为RISC-V软核蜂鸟E203核。

优选的，所述步骤一中，若需要读取RS1、RS2或RD寄存器，则将读取出来的数值一起送入nice核。

优选的，所述nice核即协处理器，通过nice接口与E203核建立数据连接。

优选的，所述nice接口包括nice控制器和数据提取器。