[发明专利]基于硅纳米线阵列的加速度计及其制备方法

说明书

本发明涉及基于硅纳米线阵列的加速度计及其制备方法。该硅纳米线阵列加速度计包括硅纳米线敏感单元、氮化硅薄膜、质量块、金电极以及硅基底。本发明将众多硅纳米线并联排布在两个电极之间，器件整体呈现梳齿状；在硅纳米线阵列加速度计工作时，多条硅纳米线上的信号相互叠加，使输出信号更强更稳定。本发明采用单晶硅纳米线替代传统的压敏电阻作为敏感单元，由于硅纳米线压阻系数比压敏电阻压阻系数高，使得本发明的加速度计具有更高的灵敏度。另外，本发明制备工艺简单，成本低廉，可实现大规模制作。

技术领域

本发明属于MEMS传感器技术领域，具体涉及一种基于硅纳米线阵列的加速度计及其制备方法。

背景技术

微机电系统(micro-electrical mechanical system，MEMS)也称微电子机械系统或微系统，是利用微机械加工技术和集成电路制造技术将微结构、微传感器、微执行器、控制处理电路等集成在一起的微型系统。微机电系统具有微型化、集成化、成本化、性能高、可大批量生产等优点，广泛应用于汽车电子、消费电子、航空航天、地质勘探等领域。

硅纳米线是一种很小的导电通道，且微小的外力就可以使硅纳米线发生形变，进而改变硅纳米线的电导。因此，使用硅纳米线制备的加速度计具有很高的灵敏性。

但是，硅纳米线器件产生的电流信号大多在纳安级别，对信号的有效采集是一大难题。

发明内容

本发明的目的是针对上述问题，提供一种基于硅纳米线阵列的加速度计及其制备方法，将众多硅纳米线并联在两个电极之间，多条硅纳米线上的信号相互叠加，使输出信号更强更稳定。

为了实现以上目的，本发明采用以下技术方案：

一种基于硅纳米线阵列的加速度计的制备方法，其特征在于，包括以下步骤：

S1、在SOI硅片的顶层硅表面制备氮化硅薄膜，形成介质掩膜层；

S2、在介质掩膜层转移小三角形阵列图案，并刻蚀三角形处的氮化硅，以形成小三角形阵列窗口；接着对小三角形阵列窗口处的顶层硅进行干法刻蚀，制得深度相同的竖直小三角形槽，以形成小三角形阵列槽，然后去除光刻胶；

S3、基于自限制热氧化工艺对小三角形阵列槽进行氧化；

S4、在介质掩膜层转移大三角形阵列图案，并刻蚀三角形处的氮化硅，以形成大三角形阵列窗口；接着对大三角形阵列窗口处的顶层硅进行干法刻蚀，制得深度相同的竖直大三角形槽，以形成大三角形阵列槽，然后去除光刻胶；

其中，小三角形阵列槽与大三角形阵列槽构成以三个竖直大三角形槽围合区域的中部具有一个竖直小三角形槽为阵列单元的阵列结构；

S5、对大三角形阵列槽的各竖直大三角形槽进行各项异性湿法腐蚀，形成六边形腐蚀槽阵列；其中，相邻两个六边形腐蚀槽之间形成单晶硅薄壁结构；同一阵列单元的三个六边形腐蚀槽中间出现相对的锥体结构，即质量块；

S6、基于自限制热氧化工艺对硅片进行氧化后，所有单晶硅薄壁结构的顶部中央位置都形成单晶硅纳米线；

S7、在硅片的适当位置刻蚀氮化硅形成方形窗口，对方形窗口硼离子注入后再进行退火，之后制作正、负电极；

S8、在硅片的适当位置制作隔离沟道，以正、负电极的物理隔绝；

S9、去除被氧化的单晶硅薄壁结构，释放整个结构。

作为优选方案，所述阵列单元中的三个竖直大三角形槽的分布为两个位于同一行、剩余的一个位于另一行。

作为优选方案，相邻阵列单元共用二个竖直大三角形槽，四个竖直大三角形槽的分布为两个位于同一行、另两个位于另一行。

作为优选方案，所述氮化硅薄膜是采用低应力CVD薄膜生长技术制得。