[发明专利]用于执行智能刷新操作的存储器件和包括其的存储系统在审
申请号: | 202211027259.6 | 申请日: | 2022-08-25 |
公开(公告)号: | CN115775578A | 公开(公告)日: | 2023-03-10 |
发明(设计)人: | 高秉涌;金雄来;吴伦娜 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | G11C11/406 | 分类号: | G11C11/406;G11C11/4074;G11C11/4091;G11C11/4094 |
代理公司: | 北京弘权知识产权代理有限公司 11363 | 代理人: | 许伟群;李少丹 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 执行 智能 刷新 操作 存储 器件 包括 存储系统 | ||
1.一种存储器件,包括:
存储体,其包括用作正常区域的第一单元矩阵以及用作行锤区域和冗余区域的第二单元矩阵,所述区域中的每一个均是存储单元阵列;
目标地址生成电路,其适用于:
在对所述存储体进行的激活操作期间,通过对所述行锤区域执行内部访问操作,把用于所述激活操作的接收地址的计数保存在所述行锤区域中,以及
把与满足预设条件的特定的计数相对应的地址设置为目标地址;
刷新控制电路,其适用于控制对所述目标地址进行的智能刷新操作;以及
列修复电路,其适用于:当所述正常区域的位线有缺陷时,用所述冗余区域的位线来修复所述正常区域的位线。
2.根据权利要求1所述的存储器件,其中,所述行锤区域被耦接到多个字线和至少一个第一位线,以及所述冗余区域被耦接到所述字线和至少一个第二位线。
3.根据权利要求2所述的存储器件,
其中,所述目标地址生成电路和所述刷新控制电路在位于所述存储体的行方向侧的行区域中,以及所述列修复电路在位于所述存储体的列方向侧的列区域中,以及
其中,所述第二单元矩阵比所述第一单元矩阵更靠近所述行区域。
4.根据权利要求3所述的存储器件,其中,所述第一位线比所述第二位线更靠近所述行区域。
5.根据权利要求4所述的存储器件,
其中,所述第一单元矩阵的位线和所述第二位线经由第一段线耦接到所述列区域,以及
其中,所述第一位线经由与所述第一段线物理隔离的第二段线耦接到所述行区域。
6.根据权利要求5所述的存储器件,其中,所述第二单元矩阵还被耦接到第三位线,所述第三位线位于所述第一位线与所述第二位线之间并且与所述第一段线和所述第二段线物理地隔离。
7.根据权利要求1所述的存储器件,其中,所述智能刷新操作是刷新与所述存储体耦接的多个字线之中的、与对应于所述目标地址的字线邻近的一个或更多个字线的操作。
8.根据权利要求5所述的存储器件,其中,所述目标地址生成电路包括:
区域控制电路,其适用于:
在所述激活操作期间,更新从所述行锤区域读取的计数,读取的计数与所述接收地址相对应,以及
在所述激活操作期间将更新的计数保存在所述行锤区域中;
保存电路,其适用于:
在所述激活操作期间,当所述更新的计数大于候选计数的当前值时,将所述候选计数更新为所述更新的计数,
每当所述候选计数被更新时生成标志信号,以及
响应于复位信号来复位所述候选计数;以及
目标地址输出电路,其适用于:
响应于所述标志信号,将所述接收地址保存在其中作为所述目标地址,
在所述智能刷新操作期间向所述存储体输出所述目标地址,以及
在所述智能刷新操作被执行之后生成所述复位信号。
9.根据权利要求8所述的存储器件,其中,所述区域控制电路进一步适用于:
经由所述第二段线基于所述接收地址从所述行锤区域读取所述计数,
经由所述第二段线将所述更新的计数写入所述行锤区域,以及
响应于所述复位信号,在所述行锤区域内复位与所述目标地址相对应的所述计数。
10.根据权利要求9所述的存储器件,还包括正常操作控制电路,所述正常操作控制电路适用于:
经由所述第一段线,基于所述接收地址从所述第一单元矩阵和所述冗余区域中的一个来读出第一数据,以及
经由所述第一段线,基于所述接收地址将第二数据写入所述第一单元矩阵和所述冗余区域中的一个。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202211027259.6/1.html,转载请声明来源钻瓜专利网。