[发明专利]一种芯片仿真加速方法、装置、电子设备及存储介质

权利要求书

1.一种芯片仿真加速方法，其特征在于，包括：

获取综合网表、SDC约束文件和库文件；

在完成物理布局布线之前，基于所述综合网表、所述SDC约束文件和所述库文件，模拟得到后仿真所需的SDF文件；

根据所述SDF文件、所述综合网表进行后仿真模拟。

2.根据权利要求1所述的方法，其特征在于，基于所述综合网表、所述SDC约束文件和所述库文件，模拟得到后仿真所需的SDF文件，包括：

利用分析工具对所述综合网表、所述SDC约束文件和所述库文件进行静态时序分析，获取所述综合网表中的各个寄存器的时序信息；

对所述综合网表中不满足时序要求的寄存器进行时序修正，以使该寄存器的时序信息满足时序要求；

根据时序修正后的综合网表，模拟得到后仿真所需的所述SDF文件。

3.根据权利要求2所述的方法，其特征在于，对所述综合网表中不满足时序要求的寄存器进行时序修正，包括：

对所述综合网表中不满足时序要求的寄存器添加指定的延时信息，所述指定的延迟信息为时序收敛所需的延迟信息与当前延迟信息之差。

4.根据权利要求1-3中任一项所述的方法，其特征在于，根据所述SDF文件、所述综合网表进行后仿真模拟，包括：

根据ARL名单、所述SDF文件、所述综合网表进行后仿真模拟，其中，所述ARL名单根据所述综合网表、所述SDC约束文件和所述库文件得到。

5.根据权利要求4所述的方法，其特征在于，根据所述综合网表、所述SDC约束文件和所述库文件，得到所述ARL名单的步骤，包括：

利用分析工具对所述综合网表、所述SDC约束文件和所述库文件进行设计分析，得到所述综合网表中所有跨时钟域的寄存器信息；

根据所述SDC约束文件和所有跨时钟域的寄存器信息，得到所述后仿真所需的ARL名单。

6.根据权利要求5所述的方法，其特征在于，利用分析工具对所述综合网表、所述SDC约束文件和所述库文件进行设计分析，得到所述综合网表中所有跨时钟域的寄存器信息，包括：

利用分析工具对所述综合网表、所述SDC约束文件和所述库文件进行设计分析，得到所述综合网表中各个寄存器时钟的同步异步关系；

抓取所述同步异步关系中的所有跨时钟域；

抓取每个所述跨时钟域的寄存器信息。

7.根据权利要求5所述的方法，其特征在于，根据所述SDC约束文件和所有跨时钟域的寄存器信息，得到所述后仿真所需的所述ARL名单，包括：

根据所述SDC约束文件中的时钟定义对所有跨时钟域的寄存器信息进行分类；

从分类结果中筛选出时钟完全异步的所有跨时钟域的寄存器信息，得到所述后仿真所需的所述ARL名单。

8.根据权利要求7所述的方法，其特征在于，在从分类结果中筛选出时钟完全异步的所有跨时钟域的寄存器信息，得到所述后仿真所需的所述ARL名单之后，所述方法还包括：

输出所述分类结果中其他类别的所有跨时钟域的寄存器信息。

9.一种芯片仿真加速装置，其特征在于，包括：

获取模块，用于获取综合网表、SDC约束文件和库文件；

分析模块，用于在完成布局布线之前，基于所述综合网表、所述SDC约束文件和所述库文件，模拟得到后仿真所需的SDF文件；

处理模块，用于根据所述SDF文件、所述综合网表进行后仿真模拟。

10.一种电子设备，其特征在于，包括：

存储器和处理器，所述处理器与所述存储器连接；

所述存储器，用于存储程序；

所述处理器，用于调用存储于所述存储器中的程序，以执行如权利要求1-8中任一项所述的方法。

11.一种计算机可读存储介质，其特征在于，其上存储有计算机程序，所述计算机程序被处理器运行时，执行如权利要求1-8中任一项所述的方法。