[发明专利]一种集成电路木马检测方法及系统

说明书

本发明公开了一种集成电路木马检测方法及系统，所述方法包括：提取待测芯片的集成电路版图，对其进行逆向工程并生成门级网表：将逆向工程生成的门级网表与待测芯片原始设计的门级网表进行等价性验证，根据验证结果来判断待测芯片是否被插入了木马电路。采用本发明的技术方案，可准确的检测出隐藏在集成电路中的木马电路。

技术领域

本发明涉及集成电路领域，尤其涉及一种集成电路木马检测方法及系统。

背景技术

如今，信息化技术早以融入人们生活的方方面面，这些技术在带来便捷，高效的同时也同样存在巨大的安全隐患，在软件安全方面，各类的病毒查杀软件与病毒进行着斗争，而软件的基础——硬件，同样也面临着类似的问题：集成电路设计中可能会受到各种形式的恶意篡改，与软件恶意代码类似，硬件木马电路也同样具有破坏性、隐蔽性、潜伏性和寄生性，这将导致核心信息泄漏，改变电路的功能或者使芯片停止工作。

硬件木马电路可以在集成电路设计和制造中的多个环节中插入，例如可以在设计RTL还处于RTL网表阶段植入木马电路代码或者直接在生产流片过程中植入物理木马电路，这都将对芯片安全造成巨大威胁。由于木马电路植入的灵活性以及隐蔽性，很难通过检测出各种未知的恶意电路，因此检测集成电路中是否存在硬件木马是十分必要的。

通常，集成电路中的木马电路设计的十分隐蔽，大多数情况都属于静默状态，只有满足特定条件或者电路状态时才会被激活，导致难以检测。

发明内容

本发明的目的是针对现有技术中隐藏在集成电路木马难以检测的技术问题，本发明提出一种集成电路木马检测方法及系统。

本发明实施例中，提供了一种集成电路木马检测方法，其包括：

提取待测芯片的集成电路版图，对其进行逆向工程并生成门级网表：

将逆向工程生成的门级网表与待测芯片原始设计的门级网表进行等价性验证，根据验证结果来判断待测芯片是否被插入了木马电路。

本发明实施例中，提取待测芯片的集成电路版图，包括：

将待测芯片的封装去除，对管芯进行解剖，对解剖后的管芯进行图像采集和图像处理，得到待测芯片的所有版图信息；

根据待测芯片的所有版图信息对其版图元素进行识别和提取，得到GDSII格式文件。

本发明实施例中，生成门级网表，包括：

根据语法对所述GDSII格式文件进行解析，并将解析出的数据对应转换成网表格式的文件，得到门级网表；

对得到的门级网表进行电路整理分析，还原待测芯片的电路层次结构，并对还原的待测芯片的电路层次结构进行逻辑仿真，来验证门级网表是否提取正确。

本发明实施例中，根据验证结果来判断待测芯片是否被插入了木马电路，包括：

若逆向工程生成的门级网表与待测芯片原始设计的门级网表等价，则判断待测芯片没有被植入木马电路，若不等价，则判断待测芯片被植入木马电路。

本发明实施例中，若逆向工程生成的门级网表与待测芯片原始设计的门级网表不等价，则提取不等价的比较点，根据其电路特征来识别硬件木马电路。

本发明实施例中，还提供了一种集成电路木马检测系统，其对待测芯片进行木马检测时，采用上述的集成电路木马检测方法。

与现有技术相比较，采用本发明的集成电路木马检测方法及系统，提取待测芯片的集成电路版图，逆向工程生成门级网表，再利用等价性验证工具将逆向工程生成的门级网表与待测芯片原始设计的门级网表进行等价性验证，根据验证结果从而检测出待测电路是否被插入了木马电路，检查准确性、可靠性、效率都高，能检测出较为隐蔽的木马电路。

附图说明