[发明专利]抛光垫及利用其的半导体器件的制造方法

说明书

本发明提供一种抛光垫及利用其的半导体器件的制造方法，所述抛光垫应用终点检测用窗，所述窗在抛光垫中作为局部异质性部件不对抛光性能造成不利影响，而是能够通过这种窗导致的特定结构反而在缺陷防止等方面提供改善的抛光性能，所述抛光垫包括：抛光层，包括作为抛光面的第一面和作为其相反面的第二面，并且包括从所述第一面贯穿至所述第二面的第一通孔，窗，设置在所述第一通孔内，以及孔隙，位于所述第一通孔的侧面和所述窗的侧面之间；在所述第一面和所述窗的最上端面之间包括所述孔隙的开口部，所述孔隙的开口部的宽度大于0.00μm。

技术领域

涉及一种作为半导体器件的制备过程的一部分，用于半导体基板的化学机械平坦化工艺的抛光垫及使用该抛光垫的半导体器件的制备方法。

背景技术

化学机械平坦化(Chemical Mechanical Planarization，CMP)或者化学机械抛光(Chemical Mechanical Polishing，CMP)工艺可以在各种领域中用于各种目的。CMP工艺在抛光对象的规定的被抛光面上进行，可以用于平坦化被抛光面、除去凝集的物质、解决晶格损伤、去除划痕与污染源等。

半导体工艺的CMP工艺技术可根据抛光对象膜质或者抛光后的表面的形状来进行分类。例如，可以按抛光对象膜质分为单晶硅(single silicon)或者多晶硅(polysilicon)，也可以按杂质的种类分为各种氧化膜或者钨(W)、铜(Cu)、铝(Al)、钌(Ru)、钽(Ta)等金属膜CMP工艺。并且，还可以按抛光后的表面的形状来分为改善基板表面的粗糙度的工艺、平坦化多层电路布线导致的高度差的工艺、以及用于抛光后选择性形成电路布线的器件分离工艺。

可以在半导体器件的制造过程中多次应用CMP工艺。半导体器件包括多个层，并且每个层都包括复杂且微细的电路图案。另外，在最近的半导体器件中，单个芯片大小减小，且各层的图案都向着更复杂且微细的方向进化。因此，在半导体器件的制备过程中，CMP工艺的目的已经扩展到不仅包括电路布线的平坦化，还包括电路布线的分离及布线表面的改善等，其结果正在要求更加精密可靠的CMP性能。

这种用于CMP工艺的抛光垫作为通过摩擦来将被抛光面加工至目的水平的工艺用部件，在抛光后的被抛光对象的厚度均匀度、被抛光面的平坦度、抛光质量等方面可视为最重要的因素之一。

发明内容

发明要解决的问题

一实施例的目的在于提供一种应用终点检测用窗的抛光垫，在该抛光垫中，最小化因在所述抛光垫中应用作为局部异质性部件的所述窗而可能对抛光性能造成不利影响的可能性，实质上反而提供积极的效果。

另一实施例的目的在于提供一种应用所述抛光垫的半导体器件的制造方法，导入所述窗的所述抛光垫的特定结构与抛光工艺相关的最佳工艺条件相结合，从而尤其在缺陷防止等方面确保优异的品质。

用于解决问题的手段

在一实施例中，提供一种抛光垫，包括：抛光层，包括作为抛光面的第一面和作为所述第一面的相反面的第二面，并且包括从所述第一面贯穿至所述第二面的第一通孔，窗，设置在所述第一通孔内，以及孔隙，位于所述第一通孔的侧面和所述窗的侧面之间；在所述第一面和所述窗的最上端面之间包括所述孔隙的开口部，所述孔隙的开口部的宽度大于0.00μm。

所述孔隙的开口部的宽度可以为50μm至500μm。

所述孔隙具有在从所述第一面向所述第二面的方向上增加的体积梯度或者减小的体积梯度，所述第一通孔的侧面和所述窗的侧面形成的角度可以为大于0°且60°以下。

当所述孔隙具有体积在从所述第一面向所述第二面的方向上增加的结构时，所述窗的最下端面的面积与所述窗的最上端面的面积之比可以为0.950以上且小于1.000。