[发明专利]一种加解密算法的实现方法、装置、设备及介质

说明书

本发明公开了一种加解密算法的实现方法、装置、设备及介质，方法包括：配置FPGA程序库以及与FPGA程序库中的硬件加解密算法对应的软件加解密算法，并基于FPGA程序库初始化配置各个FPGA中的硬件加解密算法；响应于接收到加解密请求，判断加解密请求中的目标算法是否为FPGA中的硬件加解密算法；基于判断结果选择由对应的FPGA实现目标算法或更新对应的FPGA中的算法并在FPGA进行算法更新时暂由对应的软件加解密算法实现目标算法。通过本发明的方案，弥补了加解密算法切换时FPGA不能工作带来的效率损失，提高了加解密算法的计算效率。

技术领域

本发明涉及芯片技术领域，尤其涉及一种加解密算法的实现方法、装置、设备及介质。

背景技术

随着技术的发展，尤其是云计算、智能化的发展，数据中心和各种设备之间的通信数据不仅规模呈爆炸式增长，其中的敏感信息保护也越来越重要。而又因为设备限制和应用领域的不同，用于保护敏感信息的加解密算法种类繁多。数据的加解密本质上就是数学计算，需要消耗计算资源，从这个角度来说，加解密的实现可以分为由软件实现(即通过指令调用CPU上的通用计算资源)和使用专门的硬件电路搭建的计算资源实现。显然，用软件实现的方式效率会比较低，且需要占用CPU资源，当加解密计算量太大的时候会影响CPU的其它工作；而用专门硬件电路的方式，在计算效率上优势明显，但问题是一般不具备通用性，即同一组硬件电路很难实现对多种加解密算法的加速。

发明内容

有鉴于此，本发明提出了一种加解密算法的实现方法、装置、设备及介质，能够实现灵活的多种加解密算法的配置方案；并在需要更新算法时，可以实现硬件加密算法和软件加密算法的动态切换，在对应FPGA下载更新程序的同时由软件暂时接替其工作，从而有效避免算法切换带来的效率大幅降低，由此，在兼顾了产品通用性和灵活性的同时，提高了多种加解密算法并行的效率。

基于上述目的，本发明实施例的一方面提供了一种加解密算法的实现方法，具体包括如下步骤：

配置FPGA程序库以及与所述FPGA程序库中的硬件加解密算法对应的软件加解密算法，并基于所述FPGA程序库初始化配置各个FPGA中的硬件加解密算法；

响应于接收到所述加解密请求，判断所述加解密请求中的目标算法是否为所述FPGA中的所述硬件加解密算法；

基于判断结果选择由对应的FPGA实现所述目标算法或更新对应的FPGA中的算法并在所述FPGA进行算法更新时暂由对应的软件加解密算法实现所述目标算法。

在一些实施方式中，基于判断结果选择由对应的FPGA实现所述目标算法或更新对应的FPGA中的算法并在所述FPGA进行算法更新时暂由对应的软件加解密算法实现所述目标算法包括：

响应于所述加解密请求中的目标算法为所述FPGA中的所述硬件加解密算法，则基于对应的FPGA实现所述目标算法；

响应于所述加解密请求中的目标算法不为所述FPGA中的所述硬件加解密算法，则判断第一预设时间内是否有未使用的FPGA；

响应于所述第一预设时间内有未使用的FPGA，比较所有所述未使用的FPGA中的所述硬件加解密算法的复杂度，并获取复杂度最低的所述硬件加解密算法对应的未使用的FPGA；

暂时由对应的软件加解密算法实现所述目标算法，并从所述FPGA程序库下载对应的硬件加解密算法更新到所述对应的未使用的FPGA；

在所述对应的硬件加解密算法下载更新完成后，将所述目标算法转移到所述对应的未使用的FPGA中实现。

在一些实施方式中，在判断第一预设时间内是否有未使用的FPGA步骤之后，方法还包括：

响应于所述第一预设时间内没有未使用的FPGA，则比较所有FPGA中的所述硬件加解密算法的复杂度与所述目标算法的复杂度；