[发明专利]芯片验证方法、验证平台及存储介质

说明书

本发明实施例提供一种芯片验证方法、验证平台及存储介质，所述方法包括：构建从芯片环境，所述从芯片环境包括例化的第一广域功能连接模块、例化的第一端口物理层，以及，通信验证组件；其中，所述通信验证组件为所述第一广域功能连接模块提供启动引导程序的行为激励；基于所述从芯片环境，验证主芯片与所述从芯片的通信功能。所述芯片验证方法能够提高芯片的验证效率。

技术领域

本发明实施例涉及芯片技术领域，具体涉及一种芯片验证方法、验证平台及存储介质。

背景技术

多Die(芯片)架构，是指以Die(芯片)为单位进行完整的SOC(System on Chip，系统级芯片)设计，并通过高速总线链接和扩展，将多个Die封装到一个Package(包)中。

然而，在进行多Die架构验证时，验证效率有待提高。

发明内容

有鉴于此，本发明实施例提供一种芯片验证方法、验证平台及存储介质，以提高验证效率。

为实现上述目的，本发明实施例提供如下技术方案。

第一方面，本发明实施例提供一种芯片验证方法，包括：

构建从芯片环境，所述从芯片环境包括例化的第一广域功能连接模块、例化的第一端口物理层，以及，通信验证组件；其中，所述通信验证组件用于为所述第一广域功能连接模块提供启动引导程序的行为激励；

基于所述从芯片环境，验证主芯片的通信功能。

第二方面，本发明实施例提供一种验证平台，所述验证平台用于执行本发明实施例提供的芯片验证方法。

第三方面，本发明实施例提供一种存储介质，所述存储介质存储有本发明实施例提供的芯片验证方法。

本发明实施例提供的芯片验证方法、验证平台及存储介质，所述方法包括：构建从芯片环境，所述从芯片环境包括例化的第一广域功能连接模块、例化的第一端口物理层，以及，通信验证组件；其中，所述通信验证组件用于至少为所述第一广域功能连接模块提供启动引导程序的行为激励；基于所述从芯片环境，验证主芯片与所述从芯片的通信功能。

可以看出，本发明实施例中的芯片验证方法，在从芯片环境中直接通过通信验证组件为所述第一广域功能连接模块提供启动引导程序的行为激励，从而不必在从芯片环境中提供大量的组件和时序以加载完整的启动引导程序，而是直接基于这些行为激励进行相应的验证流程即可，进而避免了验证平台为加载完整的启动引导程序所需提供的大量的电路模块和时序，以及编译仿真这些电路模块和时序所述耗费的时间，提高了芯片的验证效率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的芯片验证方法的一可选流程图；

图2为本发明实施例提供的从芯片环境的可选结构示意图；

图3为本发明实施例提供的从芯片环境和主芯片的连接结构示意图；

图4为本发明实施例提供的芯片的可选结构图；

图5为本发明实施例提供的步骤S200的可选流程图；

图6为本发明实施例提供的步骤S11的可选流程图；

图7为本发明实施例提供的步骤S220的可选流程图；

图8为本发明实施例提供的步骤S230的可选流程图；

图9为本发明实施例提供的步骤S240的可选流程图。