[发明专利]芯片验证方法、验证平台及存储介质

权利要求书

1.一种芯片验证方法，其特征在于，包括：

构建从芯片环境，所述从芯片环境包括例化的第一广域功能连接模块、例化的第一端口物理层，以及，通信验证组件；其中，所述通信验证组件用于至少为所述第一广域功能连接模块提供启动引导程序的行为激励；

基于所述从芯片环境，验证主芯片的通信功能。

2.根据权利要求1所述的芯片验证方法，其特征在于，所述通信验证组件包括模拟启动引导程序、从芯片激励组件和主芯片激励组件；

其中，所述模拟启动引导程序用于在从芯片环境中模拟启动引导程序产生的动作激励；所述从芯片激励组件用于为从芯片环境提供从芯片端产生的动作激励；所述主芯片激励组件用于为从芯片环境提供主芯片端的动作激励。

3.根据权利要求2所述的芯片验证方法，其特征在于，所述构建从芯片环境的步骤中，所构建的从芯片环境复用主芯片的时钟信号和/或复位信号；

所述验证主芯片的通信功能的步骤中，所述主芯片激励组件产生动作激励，使得主芯片产生时钟信号和/或复位信号，所述从芯片环境接收所述主芯片的时钟信号和/或复位信号，并基于所述主芯片的时钟信号和/或复位信号，执行预设的验证流程。

4.根据权利要求2所述的芯片验证方法，其特征在于，所述验证主芯片的通信功能的步骤中，包括：

在确定从芯片环境完成预设流程时，向主芯片发送同步激励；其中，所述从芯片环境和主芯片同时执行所述预设流程，在所述主芯片接收所述同步激励后，所述主芯片执行同步时序行为。

5.根据权利要求4所述的芯片验证方法，其特征在于，所述验证主芯片的通信功能的步骤中，还包括：在所述从芯片环境执行预设流程时，向主芯片发送无效同步激励。

6.根据权利要求3所述的芯片验证方法，其特征在于，所述从芯片环境接收所述主芯片的时钟信号和复位信号，并基于所述主芯片的时钟信号和复位信号，执行预设的验证流程，包括：

接收主芯片的复位信号，并以所述主芯片的复位信号作为所述从芯片环境的复位信号；

基于所述复位信号，配置所述第一广域功能连接模块的第一冷复位器和第一硬复位器，使所述第一冷复位器和第一硬复位器释放复位信号。

7.根据权利要求2所述的芯片验证方法，其特征在于，所述第一广域功能连接模块至少包括第一硬件初始化寄存器，所述主芯片包括第二广域功能连接模块，所述第二广域功能连接模块至少包括第二硬件初始化寄存器；所述验证主芯片的通信功能的步骤中，至少包括验证所述模拟启动引导程序对从芯片环境中的第一硬件初始化寄存器的配置功能；

其中，所述验证所述模拟启动引导程序对从芯片环境中的第一硬件初始化寄存器的配置功能，包括：

使所述从芯片激励组件在所述从芯片环境中的第一端口物理层写入微码；

使所述从芯片激励组件配置所述从芯片环境中的第一硬件初始化寄存器为有效值；

监控并等待主芯片运行所述启动引导程序，在主芯片的第二端口物理层加载所述微码，且主芯片配置第二硬件初始化寄存器为有效值后，判断等待时长是否超时，若超时，则所述配置功能验证失败，若不超时，则所述配置功能验证成功。

8.根据权利要求7所述的芯片验证方法，其特征在于，所述使所述从芯片激励组件在所述从芯片环境中的第一端口物理层写入微码的步骤之后，所述使从芯片激励组件配置所述从芯片环境中的第一硬件初始化寄存器为有效值之前，还包括：

所述从芯片激励组件读出端口物理层的测试微码，判断所读出的测试微码与写入的测试微码是否一致，若一致，则所述写入功能验证成功，若不一致，则所述写入功能验证失败。