[发明专利]一种通过修改网表以简化布局的FPGA布局方法

说明书

本申请公开了一种通过修改网表以简化布局的FPGA布局方法，涉及FPGA技术领域，该方法首先在忽略逻辑单元之间的布局位置关联的基础上进行初始布局，提高了布局位置选择的灵活性、降低了位置选择难度；然后通过适当的增加和/或删除逻辑单元、在不改变用户设计的功能逻辑的前提下修改用户输入网表，以此修复还原逻辑单元之间的布局位置关联，就能得到所要的布局结果，只需要执行一次修改原始用户网表的操作，无需在迭代中反复检查布局约束，可以在满足逻辑单元的布局关联约束的基础上简化布局过程，降低了布局难度、减少布局时间、提高布局效率。

技术领域

本发明涉及FPGA技术领域，尤其是一种通过修改网表以简化布局的FPGA布局方法。

背景技术

现场可编程逻辑门阵列(Field-Programmable Gate Array，FPGA)是一种在日用家电、大型机械乃至航空航天都有广泛使用的芯片。FPGA芯片的使用离不开电子设计自动化(Electronic Design Automation，EDA)工具，EDA工具的主要流程有综合、打包、布局、布线、仿真验证、位流下载等。

布局是EDA工具中重要的一环，布局的主要作用就是在优化目标下将用户网表中的逻辑单元一一映射到FPGA芯片具有实际物理坐标的布局位置上。用户网表中部分逻辑单元之间会存在依赖或约束关系，这些互相存在依赖或约束关系的逻辑单元在FPGA中的布局位置往往也有约束关系。比如构成进位链的若干个逻辑单元必须在FPGA中的同一列的连续区域内按顺序摆放。为了满足上述布局要求，往往需要对这些存在依赖或约束关系的逻辑单元添加布局约束。但是添加的布局约束会增加布局难度，一方面因为存在布局约束，所以布局过程中选择逻辑单元的布局位置的灵活性较低，另一方面在每次调整逻辑单元的布局位置后都需要检查是否满足布局约束，这个检查的过程需要耗费时间，且整个布局过程往往需要经过较多次数的调整，导致整个布局过程耗费时间较长。

发明内容

本申请人针对上述问题及技术需求，提出了一种通过修改网表以简化布局的FPGA布局方法，本申请的技术方案如下：

一种通过修改网表以简化布局的FPGA布局方法，该方法包括：

获取原始用户网表并确定原始用户网表中的关联布局组，每个关联布局组包括存在布局位置关联的至少两类逻辑单元；

在忽略关联布局组中的逻辑单元的布局位置关联的基础上，基于原始用户网表在FPGA上进行初始布局得到初始布局结果；

基于同一个关联布局组中的逻辑单元之间的布局位置关联根据初始布局结果修改原始用户网表、在原始用户网表中增加和/或删除逻辑单元及其连接的线网得到修改后网表，修改后网表的功能逻辑与原始用户网表相同，且修改后网表包含各个关联布局组在初始布局结果的基础上的布局位置关联；

按照修改后网表基于初始布局结果完成布局。

其进一步的技术方案为，一个关联布局组包含的至少两类逻辑单元的布局位置关联为至少两类逻辑单元在FPGA的同一个布局区域内，则在原始用户网表中增加和/或删除逻辑单元的方法包括：

根据在初始布局结果的一个布局区域内增加逻辑单元的操作修改原始用户网表、使得布局区域内同时包含关联布局组中的所有逻辑单元；

和/或，根据在初始布局结果的一个布局区域内删除逻辑单元的操作修改原始用户网表、使得布局区域内不包含关联布局组中的任意一个逻辑单元。

其进一步的技术方案为，一个关联布局组包含第一类逻辑单元和第二类逻辑单元，第一类逻辑单元和第二类逻辑单元不存在信号连接关系，且第一类逻辑单元和第二类逻辑单元的布局位置关联为包含至少一个第一类逻辑单元的布局区域内必须包含第二类逻辑单元；