[发明专利]一种具备自动复位机制的多级时间数字转换器

说明书

本发明公开了一种具备自动复位机制的多级时间数字转换器，涉及时间数字转换器技术领域，包括依次级联的第一级量化结构、第二级量化结构和第三级量化结构；第一级量化结构包括：一个n位二进制计数器；第二级量化结构包括：并行的多相时钟插值采样电路和同步电路；第三级量化结构包括：加入自动复位电路的游标延迟环；加入自动复位电路的游标延迟环包括：第一输入上升沿检测电路和第二输入上升沿检测电路、第一脉冲展宽电路和第二脉冲展宽电路、自动复位电路。

技术领域

本发明涉及时间数字转换器技术领域，具体为一种具备自动复位机制的多级时间数字转换器。

背景技术

时间数字转换器(Time-to-Digital Converter,TDC)可以将一个或多个触发事件之间的时间间隔转化为数字信号，以方便进行量化处理，其已经被广泛应用于高能物理实验、生物医学成像以及3D成像中的激光测距等科研和工业生产领域。

文献[1](Markovic B,Tisa S,Villa F A,et al.A High-Linearity,17psPrecision Time-to-Digital Converter Based on a Single-Stage Vernier DelayLoop Fine Interpolation[J].IEEE Transactions on Circuits and Systems I:Regular Papers)提出的基于延迟锁相环的多级量化结构是目前比较流行的一种时间数字转换器的实现方式，可以在得到较高的时间分辨率的同时，还能实现较大的动态范围。然而，此类方式所采用的复位方式只能对宽度较大的触发信号进行连续地测量，必须要提出一种新的复位机制，来满足TDC对各种宽度信号的测量需求。

发明内容

本发明针对现有方案存在的问题，提供了一种具备自动复位机制的多级时间数字转换器，具体包括：依次级联的第一级量化结构、第二级量化结构和第三级量化结构。

所述第一级量化结构包括：一个n位二进制计数器。

所述第二级量化结构包括：并行的多相时钟插值采样电路和同步电路。

所述第三级量化结构包括：加入自动复位电路的游标延迟环。

所述加入自动复位电路的游标延迟环包括：

第一输入上升沿检测电路和第二输入上升沿检测电路，第一输入上升沿检测电路的输入端与外部触发信号Asyn相连，第二输入上升沿检测电路的输入端与外部触发信号到来之后的第一个多相时钟信号Syn相连，第一输入上升沿检测电路和第二输入上升沿检测电路的输出端均与异或门的一个输入端相连。

第一脉冲展宽电路和第二脉冲展宽电路，第一脉冲展宽电路的输入端与和第一输入上升沿检测电路连接的异或门的输出端相连，第二脉冲展宽电路的输入端与和第二输入上升沿检测电路连接的异或门的输出端相连。

自动复位电路，其输入端分别与第一脉冲展宽电路和第二脉冲展宽电路的输出端相连。

进一步的，所述第一输入上升沿检测电路和第二输入上升沿检测电路均包括：

第一反相器，其输入端即为对应的输入上升沿检测电路的输入端。

第一与门，其一个输入端与第一反相器的输出端相连，其另一个输入端与对应的输入上升沿检测电路的输入信号相连，其输出端即为对应的输入上升沿检测电路的输出端。

进一步的，所述第一脉冲展宽电路和第二脉冲展宽电路均包括：

SR锁存器，其R端即为对应的脉冲展宽电路的输入端,其S端通过两个延迟为τ₂的延迟单元与对应的脉冲展宽电路的输入信号相连，其Q端即为对应的脉冲展宽电路的输出端。

进一步的，所述自动复位电路包括：