[发明专利]一种具备自动复位机制的多级时间数字转换器

权利要求书

1.一种具备自动复位机制的多级时间数字转换器，其特征在于，包括：

依次级联的第一级量化结构、第二级量化结构和第三级量化结构；

所述第一级量化结构包括：一个n位二进制计数器；

所述第二级量化结构包括：并行的多相时钟插值采样电路和同步电路；

所述第三级量化结构包括：加入自动复位电路的游标延迟环；

所述加入自动复位电路的游标延迟环包括：

第一输入上升沿检测电路和第二输入上升沿检测电路，第一输入上升沿检测电路的输入端与外部触发信号Asyn相连，第二输入上升沿检测电路的输入端与外部触发信号到来之后的第一个多相时钟信号Syn相连，第一输入上升沿检测电路和第二输入上升沿检测电路的输出端均与异或门的一个输入端相连；

第一脉冲展宽电路和第二脉冲展宽电路，第一脉冲展宽电路的输入端与和第一输入上升沿检测电路连接的异或门的输出端相连，第二脉冲展宽电路的输入端与和第二输入上升沿检测电路连接的异或门的输出端相连；

自动复位电路，其输入端分别与第一脉冲展宽电路和第二脉冲展宽电路的输出端相连。

2.如权利要求1所述的一种具备自动复位机制的多级时间数字转换器，其特征在于，所述第一输入上升沿检测电路和第二输入上升沿检测电路均包括：

第一反相器，其输入端即为对应的输入上升沿检测电路的输入端；

第一与门，其一个输入端与第一反相器的输出端相连，其另一个输入端与对应的输入上升沿检测电路的输入信号相连，其输出端即为对应的输入上升沿检测电路的输出端。

3.如权利要求2所述的一种具备自动复位机制的多级时间数字转换器，其特征在于，所述第一脉冲展宽电路和第二脉冲展宽电路均包括：

SR锁存器，其R端即为对应的脉冲展宽电路的输入端,其S端通过两个延迟为τ₂的延迟单元与对应的脉冲展宽电路的输入信号相连，其Q端即为对应的脉冲展宽电路的输出端。

4.如权利要求3所述的一种具备自动复位机制的多级时间数字转换器，其特征在于，所述自动复位电路包括：

D触发器，其Clk端与第一脉冲展宽电路的输出端相连,其D端与第二脉冲展宽电路的输出端相连，其D端还与第一缓冲器相连；

多路选择器，其I0端与全局复位信号Reset相连，其I1端通过第二反相器与D触发器的Q端相连，其I1端还与第一脉冲展宽电路内的SR锁存器的Reset端和第二脉冲展宽电路内的SR锁存器的Reset端同时相连，其S端通过一个延迟为τ₂的延迟单元与全局复位信号Reset相连；

D触发器的复位端通过两个延迟为τ₂的延迟单元与多路选择器M的输出端相连。

5.如权利要求4所述的一种具备自动复位机制的多级时间数字转换器，其特征在于，所述加入自动复位电路的游标延迟环还包括：

第二与门，其一个输入端与全局复位信号Reset相连，其另一个输入端通过四个延迟为τ₂的延迟单元与第一脉冲展宽电路内的SR锁存器的Q端相连，其输出端与和第一输入上升沿检测电路连接的异或门的另一个输入端相连；

第三与门，其一个输入端与全局复位信号Reset相连，其另一个输入端通过一个延迟为τ₁和三个延迟为τ₂的延迟单元与第二脉冲展宽电路内的SR锁存器的Q端相连，其输出端与和第二输入上升沿检测电路连接的异或门的另一个输入端相连；

脉冲计数器，其输入端通过第二缓冲器与D触发器的Clk端相连，其复位端与全局复位信号Reset相连，其输出端为加入自动复位电路的游标延迟环的输出端。

6.如权利要求1所述的一种具备自动复位机制的多级时间数字转换器，其特征在于：

所述第一级量化结构中的n位二进制计数器利用寄存器组对数据进行自动复位。

7.如权利要求1所述的一种具备自动复位机制的多级时间数字转换器，其特征在于：

所述第二级量化结构中的多相时钟插值采样电路利用寄存器组对数据进行自动复位。