[发明专利]存储器的存取控制方法、存储系统及计算机可读存储介质

说明书

本发明提供一种用于存储器的存取控制方法，其中所述存储器包括用户数据通道和冗余数据通道，所述读取控制方法包括：接收待存储数据；将所述待存储数据编码为预设长度的码段，所述预设长度的码段包括用户数据段和冗余数据段；将所述用户数据段存储到所述用户数据通道；和将来自多个码段的冗余数据段合并，存储到所述冗余数据通道。

技术领域

本发明涉及存储控制技术领域，尤其涉及用于存储器的存取控制方法、存储系统及计算机可读存储介质。

背景技术

普通持久化存储器例如NAND Flash，厂家会根据介质的质量在每一个物理页面中留出一些空间用做奇偶校验数据的存储。因此SSD的ECC用户数据和冗余数据一般存储在相同的物理页面里面，这样设计使得数据读写I/O比较简单，而且用户数据和冗余数据一起管理，可以共享地址映射，大大简化了I/O通路和地址映射的设计复杂度。另外一方面，传统的非持久化存储器例如DRAM，由于极低的原始错误率，厂家不会在每一个页面中留冗余空间，但是DRAM可以支持Byte级别的数据颗粒读写操作，因此在实际设计方案中，一般通过Byte级别的读写操作将用户数据和冗余数据分区存储，不需要进行特殊的复杂数据流处理。

但是在一些存储器中还存在着数据可靠性低、空间无法高效利用的问题。以相变存储器(PCM)为例，与传统的持久化存储器相比，相变存储器有着原始错误率低，读写延时低的特点，因此需要复杂度更低、处理速度更快的ECC算法和一套全新的编解码数据存储方式。同时与持久化存储部件相比，CPU对于存储类内存部件访问颗粒度较小，小颗粒的用户数据势必会带来更小颗粒度的奇偶校验数据，因此在设计ECC解决方案的也需要考虑相变存储器介质容量的高效利用。

PCM介质特性介于NAND Flash和DRAM之间，虽然有着和NAND Flash一样持久性的特点，但是由于材料及工艺的约束，物理页面尺寸一般小于远远小于NAND Flash，并且不会根据介质质量留出额外的ECC Parity空间给到控制器。同时相变存储器介质又不能像DRAM那样支持Byte级别的数据操作。在系统设计中要求每个ECC码长的奇偶校验数据又远远小于SSD中的冗余数据并且大于DIMM的奇偶校验数据。

背景技术部分的内容仅仅是公开人所知晓的技术，并不当然代表本领域的现有技术。

发明内容

有鉴于现有技术的至少一个缺陷，本发明提供一种用于存储器的存取控制方法，其中所述存储器包括用户数据通道和冗余数据通道，所述读取控制方法包括：

接收待存储数据；

将所述待存储数据编码为预设长度的码段，所述预设长度的码段包括用户数据段和冗余数据段；

将所述用户数据段存储到所述用户数据通道；和

将来自多个码段的冗余数据段合并，存储到所述冗余数据通道。

根据本发明的一个方面，所述用户数据段的长度是所述存储器的最小写入单元的长度的整数倍，所述最小写入单元的长度是所述冗余数据段的长度的整数倍。

根据本发明的一个方面，所述存储器是相变存储器，其中所述将来自多个码段的冗余数据段合并、存储到冗余数据通道的步骤包括：

将来自四个码段的冗余数据段合并存储到缓存器中；和

从所述缓存器中将合并的四个码段的冗余数据段存储到所述冗余数据通道。

根据本发明的一个方面，对于同一待存储数据，

所述将用户数据段存储到用户数据通道的步骤包括：将根据所述同一待存储数据生成的多个码段的用户数据段存储在物理地址连续的用户数据通道；

所述存储到冗余数据通道的步骤包括：将根据所述同一待存储数据生成的多个码段的冗余数据段存贮在相同的物理页面中。