[发明专利]一种芯片验证方法及装置、系统、电子设备、存储介质

说明书

本发明实施例公开一种芯片验证方法及装置、系统、电子设备、存储介质，涉及电子设计自动化技术领域，能够在充分发挥硬件验证平台大规模、快速验证优势的同时，便于进行缺陷检测。所述方法基于硬件验证平台，包括：运行待验证芯片的硬件仿真程序；按照预设策略，向软件验证平台发送所述待验证芯片在程序运行中的行为信息和行为结果信息，以使所述软件验证平台根据所述行为信息和所述行为结果信息对所述待验证芯片进行验证复核。本发明适用于各种芯片验证中。

技术领域

本发明涉及计算机领域，尤其涉及一种芯片验证方法及装置、系统、电子设备、存储介质。

背景技术

随着集成电路的发展和规模不断扩大，验证逐渐成为SOC(System on Chip，片上系统)开发的最大挑战之一。

传统软件验证方式(simulation)可以对芯片模块级的验证覆盖很全面，可控性也很高。但随着芯片复杂度的提高，使用软件仿真工具去模拟整体芯片运行所花费的时间会相应增加，找到极端情况缺陷(corner case bug)的时间更是指数级的增加。

为了解决这个验证难题，存在一种硬件仿真(emulation)技术，即通过硬件加速器(emulator)、FPGA(Field－Programmable Gate Array，现场可编程门阵列)等来加快验证速度。具体而言，emulation可以在硬件加速器上移植待验证的电路设计、开发验证平台，从而实现几千赫兹到几兆赫兹的仿真速度，相比于传统软件仿真工具实现了最高十万倍的提速。

Emulator的引入解决了芯片在流片前大规模测试时的测试速度慢和测试指令规模小的问题，但相比于传统验证simulation，硬件仿真中很多检测手段，例如checker(检查站)、monitor(监视器)等是无法综合成具体电路的，因此，硬件仿真中可供利用的错误检测手段较少，难以发现待验证芯片的一些设计缺陷。

发明内容

有鉴于此，本发明实施例提供一种芯片验证方法及装置、系统、电子设备、计算机可读存储介质，能够在充分发挥硬件验证平台大规模、快速验证优势的同时，便于进行缺陷检测。

第一方面，本发明的实施例提供一种芯片验证方法，基于硬件验证平台，包括：运行待验证芯片的硬件仿真程序；按照预设策略，向软件验证平台发送所述待验证芯片在程序运行中的行为信息和行为结果信息，以使所述软件验证平台根据所述行为信息和所述行为结果信息对所述待验证芯片进行验证复核。

在一种实施方式中，所述按照预设策略，向软件验证平台发送所述待验证芯片在程序运行中的行为信息和行为结果信息包括：在所述硬件仿真程序中的每条指令运行结束后，向所述软件验证平台发送所述待验证芯片在程序运行中的行为信息和行为结果信息。

在一种实施方式中，所述行为信息包括以下至少一项：指令的退出信息，指令的存储器访问信息，指令的中断信息。

在一种实施方式中，所述指令的存储器访问信息包括以下至少一项：至少一个处理器核心对存储器的访问次序、内存类型、被访问数据的大小、因发生异常情况而丢失的存储器访问信息、因指令的预测执行而更新的存储器信息。

在一种实施方式中，所述待验证芯片的硬件仿真程序中指令的实际执行顺序包括乱序执行和/或预测执行；所述访问次序为所述硬件仿真程序中指令的实际执行顺序所对应的实际存储器访问次序；所述向软件验证平台发送所述待验证芯片在程序运行中的行为信息和行为结果信息包括：将所述指令的实际执行顺序所对应的实际存储器访问次序，以及指令的顺序调整信息向所述软件验证平台发送；或者，根据所述指令的实际执行顺序以及指令的顺序调整信息，确定所述指令的规定执行顺序，将所述规定执行顺序对应的规定存储器访问次序向所述软件验证平台发送。