[发明专利]一种芯片验证方法及装置、系统、电子设备、存储介质

权利要求书

1.一种芯片验证方法，其特征在于，基于硬件验证平台，包括：

运行待验证芯片的硬件仿真程序；

按照预设策略，向软件验证平台发送所述待验证芯片在程序运行中的行为信息和行为结果信息，以使所述软件验证平台根据所述行为信息和所述行为结果信息对所述待验证芯片进行验证复核。

2.根据权利要求1所述的方法，其特征在于，所述按照预设策略，向软件验证平台发送所述待验证芯片在程序运行中的行为信息和行为结果信息包括：

在所述硬件仿真程序中的每条指令运行结束后，向所述软件验证平台发送所述待验证芯片在程序运行中的行为信息和行为结果信息。

3.根据权利要求1所述的方法，其特征在于，所述行为信息包括以下至少一项：指令的退出信息，指令的存储器访问信息，指令的中断信息。

4.根据权利要求3所述的方法，其特征在于，所述指令的存储器访问信息包括以下至少一项：至少一个处理器核心对存储器的访问次序、内存类型、被访问数据的大小、因发生异常情况而丢失的存储器访问信息、因指令的预测执行而更新的存储器信息。

5.根据权利要求4所述的方法，其特征在于，所述待验证芯片的硬件仿真程序中指令的实际执行顺序包括乱序执行和/或预测执行；所述访问次序为所述硬件仿真程序中指令的实际执行顺序所对应的实际存储器访问次序；

所述向软件验证平台发送所述待验证芯片在程序运行中的行为信息和行为结果信息包括：将所述指令的实际执行顺序所对应的实际存储器访问次序，以及指令的顺序调整信息向所述软件验证平台发送；或者，根据所述指令的实际执行顺序以及指令的顺序调整信息，确定所述指令的规定执行顺序，将所述规定执行顺序对应的规定存储器访问次序向所述软件验证平台发送。

6.根据权利要求4所述的方法，其特征在于，所述处理器核心的数量为至少两个，且其中至少存在一个第一处理器核心和一个第二处理器核心，所述第一处理器核心的时钟频率与所述第二处理器核心的时钟频率不同；所述至少两个处理器核心对存储器的访问次序为基于处理器核心各自时钟的访问次序；

所述向软件验证平台发送所述待验证芯片在程序运行中的行为信息和行为结果信息包括：

将所述基于处理器核心各自时钟的访问次序以及各处理器核心的时钟差异向所述软件验证平台发送，或者，根据各处理器核心的时钟差异，对所述基于处理器核心各自时钟的访问次序进行同步，得到同步次序，将所述同步次序向所述软件验证平台发送。

7.根据权利要求1所述的方法，其特征在于，所述按照预设策略，向软件验证平台发送所述待验证芯片在程序运行中的行为信息和行为结果信息之前，所述方法还包括：

确定所述行为信息和所述行为结果信息对应的指令是否为预测执行的指令；

响应于所述指令为预测执行的指令，确定所述预测执行的指令是否预测成功；

所述按照预设策略，向软件验证平台发送所述待验证芯片在程序运行中的行为信息和行为结果信息包括：在预测成功的情况下，向软件验证平台发送所述行为信息和所述行为结果信息；在预测失败的情况下，拒绝向软件验证平台发送所述行为信息和所述行为结果信息。

8.根据权利要求1所述的方法，其特征在于，所述行为结果信息包括以下至少一项：

指令退出后的定点寄存器信息，指令退出后的浮点寄存器信息、指令退出后的状态寄存器信息。

9.根据权利要求1至8中任一项所述的方法，其特征在于，所述运行待验证芯片的硬件仿真程序之后，所述按照预设策略，向软件验证平台发送所述待验证芯片在程序运行中的行为信息和行为结果信息之前，所述方法还包括：

在执行所述硬件仿真程序中的每条指令时，获取该条指令的行为信息；

在执行所述硬件仿真程序中的每条指令后，获取该条指令对应的行为结果信息；

按照预设协议，将所述行为信息和所述行为结果信息生成验证数据包；

所述向软件验证平台发送所述待验证芯片在程序运行中的行为信息和行为结果信息包括：向所述软件验证平台发送所述验证数据包。