[发明专利]芯片进入测试模式的电路及芯片进入测试模式的判定方法

说明书

本申请提供了一种芯片进入测试模式的电路及芯片进入测试模式的判定方法，该电路包括：连接芯片的输入引脚与预设引脚的开关、信号调整单元及传输单元；其中，信号调整单元和传输单元分别与芯片的输入引脚相连；信号调整单元用于根据接收到的预设脉冲信号对输入引脚的信号进行调整；传输单元用于在接收到使能信号时，将输入引脚的信号传输至输出端，以使芯片进入测试模式，也即，本申请能够使得增加封装和打线后的裸片进入测试模式进行测试，以避免增加封装和打线后引入的寄生电容、电感和电阻导致芯片参数出现偏差，导致芯片无法正常使用的问题。

技术领域

本发明涉及电子电路技术领域，具体涉及一种芯片进入测试模式的电路及芯片进入测试模式的判定方法。

背景技术

随着社会的发展，芯片在人们生活中越来越普遍，手机、电脑、智能音箱等利用芯片支持相应功能的终端设备层出不穷，芯片以其体积小、可大规模集成及处理性能高等优点，越来越受到人们重视。

芯片在交付给客户之前，需要通过出厂前的最终测试(Final Test)，而测试的覆盖率是芯片在客户端使用不会出现问题的保证。目前，一般通过增加晶圆测试(CircuitProbing，CP)，即在晶圆未封装前进行测试，以确保每一个经晶圆切割后的裸片(die)能够满足器件的特征或设计规格书。

虽然晶圆测试几乎能够涵盖所有的芯片测试项，但在实际应用中，需要对经晶圆测试好后的裸片增加封装和打线，会在芯片引脚引入寄生电容、电感和电阻。对于寄生敏感的芯片，可能会导致之前经晶圆测试好的芯片参数出现偏差，进而影响正常功能。

发明内容

对此，本申请提供一种芯片进入测试模式的电路及芯片进入测试模式的判定方法，能够使得增加封装和打线后的裸片进入测试模式进行测试，以避免增加封装和打线后引入的寄生电容、电感和电阻导致芯片参数出现偏差，导致芯片无法正常使用的问题。

为实现上述目的，本发明实施例提供如下技术方案：

本申请第一方面公开了一种芯片进入测试模式的电路，包括：连接所述芯片的输入引脚与预设引脚的开关、信号调整单元及传输单元；

其中，所述信号调整单元和所述传输单元分别与所述芯片的输入引脚相连；

所述信号调整单元用于根据接收到的预设脉冲信号对所述输入引脚的信号进行调整；

所述传输单元用于在接收到使能信号时，将所述输入引脚的信号传输至输出端，以使所述芯片进入测试模式。

可选地，在上述的芯片进入测试模式的电路中，若所述预设引脚为所述芯片的电源引脚，则所述信号调整单元，包括：第一电阻以及第一开关管；

其中，所述第一电阻的一端作为所述信号调整单元的输入端，与所述芯片的输入引脚相连；

所述第一电阻的另一端与所述第一开关管的第二端相连，所述第一开关管的控制端接收所述预设脉冲信号，所述第一开关管的第一端接地。

可选地，在上述的芯片进入测试模式的电路中，所述第一开关管为NMOS管。

可选地，在上述的芯片进入测试模式的电路中，若所述预设引脚为所述芯片的接地引脚，则所述信号调整单元，包括：第二电阻、第一反相器及第二开关管；

其中，所述第二电阻的一端作为所述信号调整单元的输入端，与所述芯片的输入引脚相连；

所述第一反相器的输入端接收所述预设脉冲信号，所述第一反相器的输出端与所述第二开关管的控制端相连；

所述第二开关管的第二端与所述第二电阻的另一端相连，所述第二开关管的第一端连接输入电源。

可选地，在上述的芯片进入测试模式的电路中，所述第二预设引脚为所述芯片的接地引脚，所述第二开关管的PMOS管。