[发明专利]功率放大电路

说明书

本发明提供了一种功率放大电路，包括第一MOS管模块、第二MOS管模块和变压器模块，其中：所述第一MOS管模块包括第三NMOS管和第四NMOS管；所述第二MOS管模块包括第一NMOS管和第二NMOS管，所述第一NMOS管的漏极与所述第三NMOS管的源极连接，所述第二NMOS管的漏极与所述第四NMOS管的源极连接；所述变压器模块包括主级线圈和次级线圈，所述主级线圈一端与所述第三NMOS管的漏极连接，所述主级线圈另一端与所述第四NMOS管的漏极连接，所述次级线圈的一端与所述第三NMOS管的源极连接，所述次级线圈的另一端与所述第四NMOS管的源极连接，且所述主级线圈和所述次级线圈之间通过互感形成变压器。本发明在实现功率放大的同时，降低了整个电路的面积，有利于减小电路尺寸。

技术领域

本发明涉及半导体集成电路技术领域，尤其涉及一种功率放大电路。

背景技术

共源共栅放大器(cascode)技术可以应用于功率放大器中，采用cascode技术的差分功率放大器电路图如图1所示，驱动信号加到共源晶体管M1和M2的栅级，cascode晶体管M3和M4的栅级接一个固定的电平。与其他电路不同的是，采用casode技术的功率放大器能够减轻晶体管击穿电压的压力，提高功率放大器输出电压的摆幅，从而降低对晶体管重大电流能力的要求，提高功率放大器的效率，并减小输出晶体管的尺寸。

而采用cascode技术的功率放大器的信号通路上存在几个大电容，当信号通过这些电容时，节点电压的波动会对电容充放电。通常每一级的输出都采用电感元件来与输出晶体管的寄生电容和下一级的输入电容谐振，在输出节点提供高阻抗。由于电容和电感都是储能元件，谐振时电容和电感储存的能量互相交换，不用从电源汲取电流就可以在输出节点维持大信号摆幅，相当于输出节点提供了一个高阻抗。

但是，在采用cascode技术的功率放大器中，cascode晶体管的源级也存在很大的寄生电容。当这些节点存在电压波动时，节点寄生电容充放电需要从电源汲取额外的电流，降低了功率放大器的效率。在这些节点增加一个并联到地的电感就可以实现电感和寄生电容的谐振，使得电感和电容之间互相交换能量，对节点寄生电容充放电不用从电源汲取额外的电流。但是电感是直流短路的，为了不影响放大器的直流工作点，电感上还必须串联一个大电容来隔直。对于差分结构来说，两个支路的直流工作点是一样的，因此电感可以直流并联在两个支路的cascode晶体管的源级，如图2所示，两个电感的中间节点是共模点，相当于交流地，每一个电感与cascode晶体管的寄生电容谐振。实际上，这两个电感可以用一个对称性电感来代替，它的电感量是单个电感的两倍。但是不管是两个电感还是一个对称性电感，其在电路中的面积都较大，因此增加了片上芯片的面积。

因此，有必要提供一种新型的功率放大电路以解决现有技术中存在的上述问题。

发明内容

本发明的目的在于提供一种功率放大电路，在实现功率放大的同时，降低了整个电路的面积，有利于减小电路尺寸。

为实现上述目的，本发明的所述一种功率放大电路，包括第一MOS管模块、第二MOS管模块和变压器模块，其中：

所述第一MOS管模块包括第三NMOS管和第四NMOS管，所述第三NMOS管的栅极和所述第四NMOS管的栅极均输入固定电平信号；

所述第二MOS管模块包括第一NMOS管和第二NMOS管，所述第一NMOS管的漏极与所述第三NMOS管的源极连接，所述第二NMOS管的漏极与所述第四NMOS管的源极连接，所述第一NMOS管的栅极和所述第二NMOS管的栅极均输入驱动信号，且所述第一NMOS管的源极和所述第二NMOS管的源极均接地；

所述变压器模块包括主级线圈和次级线圈，所述主级线圈一端与所述第三NMOS管的漏极连接，所述主级线圈另一端与所述第四NMOS管的漏极连接，所述次级线圈的一端与所述第三NMOS管的源极连接，所述次级线圈的另一端与所述第四NMOS管的源极连接，且所述主级线圈和所述次级线圈之间通过互感形成变压器。