[发明专利]半导体器件

说明书

一种半导体器件可以包括：衬底，所述衬底包括单元区域、外围区域以及位于所述单元区域与所述外围区域之间的边界区域；位线，所述位线设置在所述单元区域上并且在平行于所述衬底的顶表面的第一方向上延伸；位线覆盖图案，所述位线覆盖图案设置在所述位线上；以及边界图案，所述边界图案设置在所述边界区域上。所述位线的端部可以与所述边界图案的第一界面接触，并且所述位线覆盖图案可以包括与所述边界图案相同的材料。

相关申请的交叉引用

本专利申请要求于2021年8月4日在韩国知识产权局提交的韩国专利申请No.10-2021-0102342的优先权，其全部内容通过引用合并于此。

技术领域

本公开涉及半导体器件及其制造方法，并且具体地，涉及包括设置在单元块中的图案化位线的半导体器件及其制造方法。

背景技术

由于半导体器件的小尺寸、多功能性和/或低成本特性，半导体器件在电子产业中是重要元件。半导体器件可以被分类为用于存储数据的半导体存储器件、用于处理数据的半导体逻辑器件以及包括存储元件和逻辑元件的混合半导体器件。

由于对具有快速速度和/或低功耗的电子装置的需求不断增加，因此对半导体器件的要求是快速操作速度和/或低运行电压。为了满足这些要求，需要增加半导体器件的集成密度。然而，半导体器件的集成密度的增加可能导致半导体器件的可靠性的劣化。另外，随着电子工业的高度发展，对高可靠性半导体器件的需求也在增加。因此，正在进行许多研究以实现高度集成和高度可靠的半导体器件。

发明内容

本发明构思的实施例提供了一种半导体器件，所述半导体器件被配置为防止或抑制由图案的线宽的减小引起的图案缺陷。

根据本发明构思的实施例，一种半导体器件可以包括：衬底，所述衬底包括单元区域、外围区域以及位于所述单元区域与所述外围区域之间的边界区域；位线，所述位线设置在所述单元区域上并且在平行于所述衬底的顶表面的第一方向上延伸；位线覆盖图案，所述位线覆盖图案设置在所述位线上；以及边界图案，所述边界图案设置在所述边界区域上。所述位线的端部可以与所述边界图案的第一界面接触，并且所述位线覆盖图案可以包括与所述边界图案相同的材料。

根据本发明构思的实施例，一种半导体器件可以包括：衬底，所述衬底包括单元区域、外围区域以及位于所述单元区域与所述外围区域之间的边界区域；位线，所述位线设置在所述单元区域上并且在平行于所述衬底的顶表面的第一方向上延伸；位线覆盖图案，所述位线覆盖图案位于所述位线上；单元沟槽，所述单元沟槽设置在所述位线之间并且在所述第一方向上从所述单元区域延伸到所述边界区域；以及边界图案，所述边界图案设置在所述边界区域上。所述单元沟槽可以包括延伸到所述边界图案中的第一端部，并且所述位线覆盖图案可以包括与所述边界图案相同的材料。

根据本发明构思的实施例，一种半导体器件可以包括：衬底，所述衬底包括单元区域、外围区域以及位于所述单元区域与所述外围区域之间的边界区域；位线，所述位线设置在所述单元区域上并且在平行于所述衬底的顶表面的第一方向上延伸；位线覆盖图案，所述位线覆盖图案位于所述位线上；存储节点接触，所述存储节点接触设置在所述位线之间；定位焊盘，所述定位焊盘设置在所述位线覆盖图案和所述存储节点接触上，并且电连接到所述存储节点接触；电容器，所述电容器设置在所述定位焊盘上并且电连接到所述定位焊盘；单元沟槽，所述单元沟槽设置在所述位线之间并且在所述第一方向上从所述单元区域延伸到所述边界区域；以及边界图案，所述边界图案设置在所述边界区域上。所述位线的端部可以与所述边界图案的第一界面接触。所述单元沟槽可以包括延伸到所述边界图案中的第一端部，并且所述位线覆盖图案可以包括与所述边界图案相同的材料。

附图说明

图1是示出根据本发明构思的实施例的半导体器件的框图。

图2是示出根据本发明构思的实施例的半导体器件的一部分(例如，图1的部分“P1”)的俯视图。