[发明专利]一种时序违例修复方法、装置、存储介质及电子设备

说明书

本申请提出一种时序违例修复方法、装置、存储介质及电子设备，包括：通过集成电路的布局布线图确定目标点，其中，目标点为集成电路中出现最小脉冲宽度违例的时序单元；在目标点对应的目标时钟路径的负载大于预设的第一负载阈值时，在目标点的时钟端插入缓冲器，其中，目标时钟路径为目标点到前一个时序单元之间的时钟路径。通过目标点的时钟端插入缓冲器，以增大目标点的时钟端的电流，即增强电流的驱动能力，使目标点发生状态变化速度更快，从而对最小脉冲宽度违例进行优化，完成最小脉冲宽度违例修复。

技术领域

本申请涉及集成电路技术领域，具体而言，涉及一种时序违例修复方法、装置、存储介质及电子设备。

背景技术

数字集成电路设计过程中，在完成布局布线之后，需要对设计的时序进行检查。具体的检查内容包括最小脉冲宽度（min_pulse width）检查，最小脉冲宽度检查非常重要，出现最小脉冲宽度违例则必须要修复。如果有最小脉冲宽度违例而不修复，则有可能导致器件不能正常捕获数据，时序功能发生紊乱，电路无法正常工作。

因此，对于数字集成电路设计，如何保证其时序功能正常，成为了本领域技术人员持续关注的重点。

发明内容

本申请的目的在于提供一种时序违例修复方法、装置、存储介质及电子设备，以至少部分改善上述问题。

为了实现上述目的，本申请实施例采用的技术方案如下：

第一方面，本申请实施例提供一种时序违例修复方法，所述方法包括：通过集成电路的布局布线图确定目标点，其中，所述目标点为所述集成电路中出现最小脉冲宽度违例的时序单元；在所述目标点对应的目标时钟路径的负载大于预设的第一负载阈值时，在所述目标点的时钟端插入缓冲器，其中，所述目标时钟路径为所述目标点到前一个时序单元之间的时钟路径。

通过目标点的时钟端插入缓冲器（buffer），以增大目标点的时钟端的电流，即增强电流的驱动能力，使目标点发生状态变化速度更快，降低时钟端口处的跳变时间（transition），使得最小脉冲宽度（min_pulse width）得到增加，从而对最小脉冲宽度违例进行优化，完成最小脉冲宽度违例修复。

在一种可能的实现方式中，在所述目标点的时钟端插入缓冲器之前，所述方法还包括：获取所述目标点的时序余量；在所述目标点的时序余量小于预设的第一时长时，对所述目标点进行时序优化处理，以使所述目标点的时序余量大于或等于所述第一时长。

通过对所述目标点进行时序优化处理，以使所述目标点的时序余量大于或等于所述第一时长，避免出现目标点时序余量不足的现象，保障目标点能够准确的完成信息采集。

在一种可能的实现方式，所述对所述目标点进行时序优化处理，包括：对所述目标点的数据路径和/或时钟路径进行优化处理。从而保障目标点的时序余量充足。

在一种可能的实现方式中，对所述目标点的数据路径进行优化处理，包括：通过第一处理方式、第二处理方式以及第三处理方式中的任意一种或多种，对目标数据路径进行优化处理；其中，所述第一处理方式包括将所述目标数据路径中的标准单元替换为低阈值单元，所述低阈值单元的跳变阈值低于所述标准单元，所述目标数据路径为所述目标点到前一个时序单元之间的数据路径；所述第二处理方式包括在所述目标数据路径的负载大于预设的第二负载阈值时，提升所述目标数据路径上的至少一个标准单元的输出电流；所述第三处理方式包括在所述目标数据路径的负载大于预设的第二负载阈值时，提高所述目标数据路径上的金属走线的层级。

第一、二以及三处理方式均可用于使数据信号到达目标点的数据端的数据路径更短，目的是减少数据路径时延，从而保障时序余量充足。具体地，可以通过降低电阻，降低阈值电压等方式实现。